CMOS雷达天线专用控制芯片设计.doc

0.6 μm CMOS雷达天线专用控制芯片设计 景为平 （南通工学院电子信息研究中心，江苏? 南通? 226007） ??? 摘? 要：雷达系统中天线控制电路完成上位机的初始化和扫描角度控制，要求具有高可靠性和低静态电流，用专用集成电路进行设计具有明显优势。采用Verilog HDL语言描述了系统的逻辑功能，超前进位结构的加/减法器提高了电路的工作速度。利用0.6 1 引言??? 随着各咱电子设计自动化（EDA）软件的发展，专用集成电路已越来越广泛应用于各种系统中。与传统的由分立元件组成的PCB电路相比，专用电路具有可靠性高、功耗低、体积小等优点。与FPGA实现方式相比，其成本低，适合于对可靠性要求高且具有一定生产量的系统应用。图1所示的开放式雷达系统（ROSA），在主处理器（Main Computer）的控制下完成数据的采集与处理、天线控制（Antenna Control即Navigation）等功能。其中天线控制模块实现上位机的初始化和扫描角度控制，决定了采集数据的精确度，关系到整个系统的工作。一套雷达系统常需要多个天线控制单元，且特别要求该模块的静态电流小，因此采用专用集成电路来实现该单元易达到性能要求。本文介绍了雷达系统天线控制电路的设计，采用Verilog HDL语言描述了电路的逻辑功能，利用0.6 2 系统逻辑框图 ??? 主要引脚定：??? A5∽A0：地址译码片选信号。??? A8∽A6：片内寄存器选择信号。??? NCS：直接片选信号，与地址译码片选信号（A5∽A0）是“或”的关系，即任意一种片选方式有效均可选中芯片。??? LOAD：加载信号。??? NR：复位信号，该信号有效则将片内所有寄存器清零。??? A/NS：+/-运算控制信号。??? DI3∽DI0：数据输入信号。??? Q3∽Q0：驱动输出信号。??? Q4：发射控制输出。3 电路设计及仿真??? 结合一定时序，电路主要完成预置数据和加/减运算。预置数据：首先用A5∽A0或NCS选中芯片，A8∽A6分别选中各寄存器。再将LOAD置低（有效），用CP信号分别将数据线上的数据装入不同的寄存器。加/减运算：当NLOAD信号置高时，每来一个CP脉冲，电路执行一次加/减运算，将12位累加器中的数据与8位常数寄存器中的数据按低位对齐的原则相加/减。其中，12位的加/减法器要求在给定的频率上稳定工作。??? 电路中12位的加/减法器采用3个4位并行加/减法器级联实现。结构如图3所示： ??? 在Cadance软件verilog XL环境下进行电路的设计，程序如下：??? 其中，为了提高加/减法器的运算速度，adder-4采用门级原语描述的4位超前进位加/减法器结构。??? 12位加法器的仿真波形如图4所示： ??? 图5为系统的功能仿真波形图。由仿真结果可见，系统在给定的控制信号作用下实现了正确置数、加法运算、减法运算的功能。