微机原理—第5版[周荷琴]—第5章节.pptxVIP

《微型计算机原理与接口技术》第5版第5章 存储器§5.5 高速缓冲存储器**本节内容供选用§5.5 高速缓冲存储器Cache5.5.1 高速缓存的原理5.5.2 高速缓存的基本结构5.5.3 主存与Cache的地址映射5.5.4 Cache的基本操作5.5.5影响Cache性能的因素 5.5.1 高速缓存的原理1. Cache的工作原理CPU运算速度比内存读/写速度快很多，因此影响计算机效率的提高。目前高端CPU时钟频率已超3GHz，指令执行时间远小于1ns。内存访问速度虽已达ns级(如SDRAM为6~10ns，SRAM可达1~5ns), 但与CPU有明显差距。解决办法：总线周期中插等待周期TW，会浪费CPU的能力。用高速的SRAM做主存，会使成本上升。在慢速DRAM和快速CPU间设1个容量较小的高速缓冲存储器（Cache）。能不明显增加成本而提高CPU存取数据速度。程序访问的局部性原理：在一段较短时间内，程序访问的内存地址常集中在很小范围。因为指令是连续分布的，循环和子程序又会重复执行多次，地址就会有时间上集中分布的倾向。数据分布的集中倾向不太明显，但对数组和变量等的访问也有一定重复性。对局部范围的存储器地址频繁访问，而对其他地址访问甚少的现象，称为程序访问的局部性，是设计Cache的基本原理。有了Cache，被经常存取的指令和数据会自动从内存搬进Cach