网站大量收购闲置独家精品文档,联系QQ:2885784924

通用處理器的测试压缩结构设计稿方法研究毕业设计稿专业论文.docVIP

通用處理器的测试压缩结构设计稿方法研究毕业设计稿专业论文.doc

  1. 1、本文档共56页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
通用處理器的测试压缩结构设计稿方法研究毕业设计稿专业论文

 毕业设计(论文) 题 目 通用处理器的测试 压缩结构设计方法研究 通用处理器的测试压缩结构设计方法研究 专业:电子信息工程 班级: 作者: 指导教师: 职称: 职称: 答辩日期: 摘 要 在芯片的制造过程中要经历化学,冶金以及光学等多到工序,在这过程中不可避免的会因为工艺的原因,材料的不纯以及封装过程中的问题而导致芯片存在缺陷,这种缺陷的芯片无法正常工作,集成电路测试的主要任务就是找出带有缺陷的芯片。如果不对芯片进行测试,这些有缺陷的芯片流入市场后带来的开销将远远大于测试的开销。因此集成电路测试是集成电路制造和生产过程中不可缺少的一个环节。在设计阶段,对集成电路进行可测试性设计(DFT),以提高提高集成电路的可测试性。 随着制造工艺的进步,集成电路设计的集成度和复杂度不断提高。庞大的测试数据量和较长的测试时间是导致测试成本迅速增加的重要因素,尤其是在深亚微米工艺下,新的故障类型不断涌现,测试多种故障的需要进一步引起测试数据量的急剧膨胀,因此,需要寻求合理有效的测试压缩方法,来降低测试成本。 本次设计调研通用处理器的可测试性设计原理及相关技术,并深入理解测试压缩原理以及相关技术,进行测试压缩结构设计。 本文的主要贡献是为一款通用处理器设计全扫描结构,并在全扫描结构基础上设计adaptive scan的压缩结构,使压缩率达12.2倍。基于测试压缩结构生成固定型故障的测试向量,覆盖率达到了98.04%。 关键词:集成电路测试、可测试性设计、测试压缩、测试生成 Abstract To go through many processes of chemical, metallurgical, and optical in chip manufacturing process, will be inevitable lead to chip defects because the process reasons,such as impure materials and packaging process.Such defects lead to the chip does not work, the main task of the IC test is to find a chip with defect.If do not test the chip , the overhead caused by these defective chips into the market will be far greater than the overhead of testing. IC testing is an indispensable link in the integrated circuit manufacturing and production process. At the design stage, the circuit design for testability (DFT) should be down, so that improving the integrated circuit testability. With the advances in manufacturing processes, integrated circuit design integration and increasing complexity. The large test data volume and testing time is an important factor in the increase rapidly in the cost of test, especially in deep sub-micron procedure. The new type of fault are emerging and the need to further test a variety of failures caused by the test data volume and a sharp expansion and the need to seek a reasonable and efficient test compression method to reduce the cost of testing. The design research general-purpose processor design

文档评论(0)

1234554321 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档