示波器触发电路设计分析(共1019字).docVIP

示波器触发电路设计分析(共1019字) 1关键电路实现 系统设计的核心是FPGA设计，主要完成时钟的产生及选择、帧头检测、协议解码、协议分析、协议触发以及数据存储等功能，FPGA设计的功能框图。时钟发生模块主要用来产生62.5MHz、125MHz以及250MHz的解码时钟，时钟选择电路根据flexray总线信号的速率选择相应的时钟，当总线速率为2.5MHz、5MHz、10MHz时时钟选择电路分别输出62.5MHz、125MHz以及250MHz的解码时钟clk。比较器输出的差分信号经过IBUFDS变成单端后送入帧头检测模块进行帧头检测，flexray总线的帧编码特点了进行检测。从flexray总线的帧编码图可以看出一帧中TSS具有唯一性 因此，帧头检测模块可以通过解码时钟clk来检测TSS。帧头检测模块的检测过程仿真，帧编码为ch_clk，当TSS的时间长度大于等于计数器count2预设置的计数时间（即TSS的最小时间间隔）时产生test2；当帧编码信号ch_clk的上升沿检测到test2为高时产生test3，同时启动计数器count4，count4的计数时间为帧起始序列FSS的宽度，count4计数结束后启动count5、count6、count7，count7为字节计数，count6为字节起始序列和字节中位的计数。从图中可以看出当ch_c