VerilogHDL语言的的数控振荡器设计.pdfVIP

第 25 卷 第 1 期 2006 年 1 月 国 外 电 子 测 量 技 术 Forei g nElectronicMeasurementTechnolo gy Vol.25 , No.1 Jan. , 2006 基金项目:福建省科技厅集成电路( IC )技术平台建设( 2003Q013 ) 作者简介: 张雅珍 ( 1981- ),女,硕士研究生,主要研究方向为半导体器件微为电子。 研究与设计 基于 Verilo g HDL 语言的 DPLL 的数控振荡器设计 张雅珍 于 映 (福州大学物理与信息工程学院 福建 福州 350002 ) 摘 要:随着通讯技术、集成电路技术的飞速发展和系统芯片( SoC )的深入研究,数字锁相环技术应 用越来越广泛。数字锁相环数控振荡器设计是数字锁相环电路的关键部分,在利用 Verilo g 语言配 合 Xilinx 的 FPGA 的基础上,采 用 两 种 方 法 实 现 数 控 振 荡 电 路。一 种 是 根 据 脉 冲 加/减 电 路 编 写 RTL 代码实现;另一种是采用有限状态机编写 RTL 代码实现。并使用综合软件 S y n p lif y 7.5 对两 种满足设计要求的 RTL 代码进行综合分析。 关键词:数字锁相环 数控振荡器 有限状态机 硬件描述语言 中图分类号: TN752 Desi g nofNCOofDPLLbasedonVerilo g HDL Zhan g Yazhen YuYin g ( Colle g eo f Ph y sicsandIn f ormationEn g ineerin g , FuzhouUniversit y , Fu j ian350002 , China ) Abstract : Withthefastdevelo p mentofcommunicationtechnolo gy , di g italinte g ratedcircuitand SoC , DPLLtechnolo gy wilbeusedwidel y .TheNumerical y ControledOscilatoristheke y com- p onentittheim p lementationofDPLL.Twomethodswereado p tedtoachieveNCObasedonthe combinationofVerilo g lan g ua g eandFPGAofXilinx.Oneisim p lementedb y writin g RTLcodes basedon p ulse p lus / minuscircuit ; theotherisim p lementedb y finitestatemachine.Thecom p re- hensiveanal y sesofthesetwoRTLcodesweremadewiththehel p ofS y n p lif y 7.5. Ke y words : di g ital p hase-lockedloo p , numerical y controledoscilator , finitestatemachine , Verilo g HDL. 0 引 言 锁相环( PhaseLockedLoo p )技 术 已 经 在 模 拟 和数字通信等无线电电子学领域获得极为广泛的应 用,如信号处理,调制解调,时钟同步,倍频,频率综 合等都用到了锁相环技术,但是传统的锁相环都是 由模拟电路构成的。随着大规模、超高速的数字集 成电路以及 FPGA 技术的飞速发展,出现了全数字 锁相环电路。全数字锁相环电路,使用逻辑门电路 和触发器电路,因此只有“导通”和“截止”两种工作 状态,这样受外界和电源干扰的可能性大大减少,同 时它 还 缓 和 或 消 除 模 拟 锁 相 环 中 电 压 控 制 器 ( VCO )的非 线 性 及 使 用 模 拟 放 大 器 出 现 的 饱 和 现 象,也消除了有源环路滤波器和鉴相器的直流漂移 对环路性能的有害影响。全数字锁相环目前还只是 在较低频率的场合使用,其主要原因是其硬件的实 现受到集成电路逻辑速度的限制,因此收发器,高频 A / D 、 D / A 转换器,高频锁相环,放大器等这些都无 法用数字方法实现,只能用晶体管来搭建,即模拟锁 相环在高频的应用具有优势。在数字锁相环电路设 计中关键技术集中在数字滤波器和数控振荡器上, 其中数控振荡器是主要部分。本文采用两种方法实 现数控振荡电路,并使用综合软件对两者进行综合 分析。 1 锁相环及数控振荡器的基本原理 一 个