基于硬件描述语言VHDL的电子钟设计.docVIP

独 创 声 明 本人郑重声明：所呈交的毕业论文(设计)，是本人在指导老师的指导下，独立进行研究工作所取得的成果，成果不存在知识产权争议。尽我所知，除文中已经注明引用的内容外，本论文（设计）不含任何其他个人或集体已经发表或撰写过的作品成果。对本文的研究做出重要贡献的个人和集体均已在文中以明确方式标明。 此声明的法律后果由本人承担。 作者签名: 二〇〇 年 月 日 毕业论文（设计）使用授权声明 本人完全了解鲁东大学关于收集、保存、使用毕业论文（设计）的规定。 本人愿意按照学校要求提交论文（设计）的印刷本和电子版，同意学校保存论文（设计）的印刷本和电子版，或采用影印、数字化或其它复制手段保存论文（设计）；同意学校在不以营利为目的的前提下，建立目录检索与阅览服务系统，公布论文（设计）的部分或全部内容，允许他人依法合理使用。 （保密论文在解密后遵守此规定） 论文作者（签名）： 二〇〇 年 月 日 毕业设计选题报告 姓名 性别 女 学院 计算机科学与技术学院 年级 2004级 学号 042210212 设计题目 基于硬件描述语言VHDL的电子钟设计 课题来源 教学 课题类别 应用研究 选做本课题的原因及条件分析： 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，并且数字钟正逐渐向小型化、多功能化发展。 电子设计自动化（EDA）技术发展越来越迅速，利用计算机辅助设计已成为发展趋势。VHDL语言具有强大的电路描述和建模能力，用VHDL开发的数字电路与开发平台以及硬件实现芯片无关，可移植性、可重用性好。VHDL语言能够在系统级、行为级、寄存器传输级、门级等各个层次对数字电路进行描述，并可以在不同层次进行不同级别的仿真，能极大得保证设计的正确性和设计指标的实现。 Quartus Ⅱ设计软件提供了一个完整的、多平台的设计环境，它可以轻易满足特定设计项目的要求。 指导教师意见： 数字钟是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。选题较有实用价值，同意选题。 签名： 年 月 日 学院毕业论文（设计）领导小组意见： （公章） 年 月 日 毕业设计任务下达书 院（系）计算机科学与技术学院 专业 信息工程 学号042210212姓名 现将毕业设计任务下达书发给你。毕业设计任务下达书内容如下： 毕业设计题目 基于硬件描述语言VHDL的电子钟设计 主要内容 对此电子钟系统进行合理的功能分析后，确定系统功能模块。系统设计采用自顶向下的设计方法，用VHDL进行分模块设计，完成系统的功能。 具体要求 本次设计是应用硬件描述语言VHDL进行编程，仿真并硬件实现电子钟系统。利用开发平台Quartus Ⅱ，并在 CPLD上实现该系统。电子钟系统包括正常计时，闹钟，定时器等模块。 主要参考文献 [1] 林明权.VHDL数字控制系统设计范例[M]. 北京;电子工业出版社, 2003 [2] 雷伏容.VHDL电路设计[M]. 北京;清华大学出版社,2006 [3] 陈荣,陈华.VHDL芯片设计[M]. 北京;机械工业出版社,2006 [4] 杨恒,李爱国等. FPGA/CPLD最新实用技术指南[M]. 北京;清华大学出版社, 2005 五、进程安排 阶段 起止日期 主 要 内 容 准备开题阶段 2008.1.18~2008.3.3 根据选题，搜集材料，学习相关理论知识． 设计实现阶段 2008.3.4~2008.5.20 完成系统整体设计及实现主模块功能． 说明书完成阶段 2008.5.21~2008.6.10 各个模块功能实现调试，撰写说明书 答辩阶段 2008.6.14~2007.6.15 修改完善设计，准