译码器(课时).pptVIP

* 数字电子技术 第七讲 译码器逻辑功能测试 4课时 P2 抢答器的设计与调试 二、抢答器的设计与调试 2.1 译码器 2.1.1 显示译码器 2.1.2 变量译码器 2.2 优先编码器 2.3 锁存器 2.4 八人抢答器 LED数码管LC5011： 演示 二、抢答器的设计与调试 2.1.1 显示译码器 常见的显示器件有：LCD和LED 二、抢答器的设计与调试 P2.1 译码器功能的测试 2.1.1 显示译码器 显示译码器及LED数码管功能测试 二、抢答器的设计与调试 演示 2.1.1 显示译码器 CD4511管脚图和逻辑符号： 二、抢答器的设计与调试 2.1.1 显示译码器 CD4511逻辑功能 二、抢答器的设计与调试 2.1.1 显示译码器 CD4511功能真值表 注：?表示状态可以是0也可以是1；*表示状态锁定在LE=0时的输出状态。 二、抢答器的设计与调试 2.1.1 显示译码器 看一看： 74LS138管脚排布及逻辑符号 二、抢答器的设计与调试 2.1.2 变量译码器 1、什么是译码器？ 译码器（Decoder）是一种组合逻辑电路，它将输入的二进制码转换为一定规律的控制信号。按照用途一般可分为变量译码器和显示译码器。 2、什么是变量译码器？ 变量译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号，常用的变量译码器有二进制译码器（又称 译码器）和二-十进制译码器（8421BCD译码器）两种。 3、什么是二进制译码器？ 二进制变量译码器是使用最为广泛的一种将n个输入变为2n 个输出的多输出端组合逻辑电路，每个输出端对应于一个最 小项表达式（或最小项表达式的“非”表达式），因此又可以 称为最小项译码器、最小项发生器电路。 二、抢答器的设计与调试 2.1.2 变量译码器 下图为3位二进制译码器的框图。输入的3位二进制代码共有8种状态，译码器将每个输入代码译成对应的一根输出线上的高电平（a图）或低电平（b图）信号，因此也把这个译码器叫做3-8线译码器。 二、抢答器的设计与调试 2.1.2 变量译码器 4、什么是使能端？ 在中规模集成电路中，经常会碰到“使能端”（Enable Pin），用来控制电路的工作状态，或利用它来在多个芯片中选择一部分芯片工作，因此有时又称其为“片选”输入端。 使能端高电平有效的译码器及其逻辑符号 二、抢答器的设计与调试 2.1.2 变量译码器 思考：设计一个输出高电平有效的二四线译码器 使能端低电平有效的译码器及其逻辑符号 二、抢答器的设计与调试 2.1.2 变量译码器 5、74LS138逻辑图 74LS138是用TTL与非门组成的3位二进制变量译码器，其逻 辑图，如图所示 二、抢答器的设计与调试 2.1.2 变量译码器 译码器处于工作状态。否则译码器被禁 止，所有的输出端被封锁在高电平。 且 A2,A1,A0称为地址输入端，当附加控制门GS输出为高电平,可得各输出的表达式： 由上式可以看出 三个变量的全部最小项“非” 的形式。 为 二、抢答器的设计与调试 2.1.2 变量译码器 项目：二进制变量译码器扩展电路功能测试 项目编号：SZC2-3 任务要求：按测试程序要求完成所有测试内容，并撰写测试 报告 （格式要求见附录A）。 测试设备：数字电路综合测试台1台，数字万用表一只。 做一做 测试电路： 利用使能端将2-4线译码器扩展为3-8线译码器 二、抢答器的设计与调试 2.1.2 变量译码器 P2M1 译码器功能的测试 图2.12 74LS139逻辑符号及管脚图 二、抢答器的设计与调试 时，第 （1/2）片74LS138工作，而第 （1/2） 片74LS138被禁止，输入端上 的1000~1111这8个 代码被译成了 。 中对应端上的低电平信号，而 上的输出为全1。 这样就把两片3位二进制变量译码器通过3个“片选”输入 端扩展成一个 位二进制变量译码器。 二、抢答器的设计与调试 2.1.2 变量译码器 如何使用变量译码器实现组合逻辑函数功能？ 任意组合逻辑函数都可以用标准“与或”式（即最小项之和）的形式来表示，而根据前面所学到的知识，若变量译码器输出为高电平有效，则每个输出端对应于一个最小项；若输出为低电平有效，则每个输出端对应于一个最小项的“非”逻辑。因此，利用门电路对变量译码器的输出端进行适当的运算，就可以得到所需的组合逻辑函数。 以74LS138为例，它的输出为低电平有效，也就是说74LS138的每个输出对应于 这三个输入的最小项的