第章arm體系结构.pptVIP

第3章 ARM体系结构 ARM发展的历程 第一片ARM处理器是1983年10月到1985年4月在英国剑桥Acorn Computer公司开发并测试。 1990年，为推广ARM技术而成立公司Advanced RISC Machine Limited . ARM代表Advanced RISC Machine 。 ARM快速进入世界市场占据领先地位。 每一系列提供一套相对独特的性能。 ARM7、ARM9、 ARM9E、ARM10E、SecurCore StrongARM、 Intel 的Xscale. 基于RISC(Reduced Instruction Set Computer) RISC(Reduced Instruction Set Computer)：针对CISC采用变长形式指令，20%指令使用量80%。 减少存储器访问指令，采用加载/存储指令结构，可批量传输数据； 多数指令执行过程一个机器周期； 减少指令数和寻址方式； 硬件布线逻辑减少指令开销； 一条数据处理指令同时完成逻辑和移位处理； 使用标准的、固定长度32位指令格式。 所有指令使用4位条件编码决定是否执行。 ARM7，对价位和功耗要求高的应用。 体系结构32位、0.9MIPS/MHz 3级流水线、主频40MHz、8KBCache、Thumb模式。 ARM9，高性能和低功耗提供最佳性能。 1.1MIPS/MHz 5级流水线、哈佛体系结构：指令Cache和数据Cache、全性能MMU，支持WindowsCE\Linux。 ARM10E，采用两种先进的节能方式，功耗极低。 主频400MIPS、 6级整数流水线、支持DSP指令集。 SecurCore ，提供完善32位RISC技术的安全解决方案。 灵活的保护单元，保护操作系统和应用数据；软内核技术，防止外部扫描探测；集成用户自己的安全特性。用于电子商务、电子政务、银行业务、网络认证等； 1995年 StrongARM 问世:Intel优点和ARM电源效率 5级流水线、主频200MHz、功耗不到1W 。便携式通信产品和掌上电脑系列。 XScale是下一代StrongARM芯片. 主频1GHz、功耗0.1mW~1.6W、0.18μm工艺。 使用于手机、便携式终端、网络存储设备、骨干网路由器。 ARM10TDMI是ARM处理器核中的高端产品 6级流水线、64位存储器。 ARM11是ARM家族中性能最强的一个系列 主频500~700MHz、0.13μm工艺、静动态组合的跳转预判使92%的跳转地址被正确预判。 在嵌入式领域，ARM取得了极大的成功，造就了IP核商业化、市场化的神话，据最新统计，全球有103家巨型IT公司采用ARM技术，20家最大的半导体厂商中有19家是ARM的用户，包括德州仪器，意法半导体，Philips，Intel等。 ARM系列芯片被广泛的应用于移动电话、手持式计算机以及各种各样的嵌入式应用领域，成为世界上销量最大的32位微处理器。 ARM体系结构的技术特征 ARM是第一个为商业用途开发的RISC微处理器 采用若干Berkeley RISC 处理器特征 Load/store体系结构：LDR R0，[R1，＃4] 固定的32位指令 3地址指令格式 ： SUBS R3，R6，R9 放弃的若干Berkeley RISC特征 寄存器窗口：32个，资源多成本大 延迟转移：后续指令执行后才转移； 所有的指令单周期执行：ARM9TDMILoad/Store单周期； RISC的4个设计准则之一 流水线及级 指令的处理过程被拆分成几个更小的、能够被流水线并行执行的单元。 在理想情况下，流水线每周期前进一步，可获得最高的吞吐率； 三级流水线ARM的组织 1. 体系结构不同 ARM7内核采用冯·诺伊曼体系结构，数据和指令使用同一条总线。 （1）冯·诺伊曼结构 1）ARM的3级流水线介绍 ARM7处理器使用的简单3级流水线分别为 取指级 译码级 执行级 一条指令3个时钟周期完成，吞吐率每周期一条指令。 流水线正常的条件：每一级硬件必须能够独立，不能多级占用一个硬件资源。 三级流水线ARM的组织 2）ARM 3级流水线下PC的行为 在3级流水线的执行过程中，当通过R15寄存器直接访问PC时，PC=当前指令地址+8 五级流水线ARM的组织 提高处理器性能，缩短程序执行时间： 程序执行时间 Tprog=N×CPI/fclk CPI（每条指令所需平均时钟周期）减少需分别设数据存储器和程序存储器和增加流水级数。 fclk（处理器时钟频率）提高需增加级数。 5级流水线的ARM处理器 取指 译码 执行 数据缓冲 回写 1. 体系结构不同 （2）哈佛结构 哈佛结构的特