段数码显示译码器.docVIP

EDA实验报告 实验一 七段数码显示译码器2 实验目的 学会的破解quartusII方法并破解机房电脑。 掌握七段数码显示译码器的工作原理并能够用virlog语言编程。 3.初步了解quartusII建立程序编译、仿真及下载的操作流程并学会七段数码显示译码器的Verilog硬件设计。 实验步骤 新建Verilog工程，编写代码并保存至与模块名对应的文件夹。注意：项目应存为系统盘以外的盘内，路径中不含中文字符。 编译程序，编译无误后，在【tools】【netlist viewers】里面选择RTL视，观察电路结构。 新建波形文件进行仿真。保存时要和源程序存放在同一目录下。设置好输入波形参数后，开始仿真。在仿真后输入输出波形中观察逻辑关系是否正确。 将实验箱和PC合理连接起来。打开EDA6000软件，设置好芯片类型为ACEX1K（EP1K10ＴＣ１４４－３），载入模式４． 根据ＥＤＡ６０００界面内管脚对应芯片的实际管脚在ＱＵＡＲＴＵＳII　里面设定管脚号并检查无误。 将程序下载至ＦＰＧＡ内，并在ＥＤＡ　６０００软件界面内进行验证测试。 程序代码 module digital7 (A,Y); input [3:0]A; output [6:0]Y; reg [6:0]Y; always @ (A) begin case (A)