2012数字电路课程设计.docVIP

提供的元器件：74LS00，74LS161，74LS123，74LS125，74LS190，74LS138，74LS42，74LS163，74LS373，74LS244，555，556，CD4043 简易测频计 一、设计原理 很多测量、控制和通信设备都包含频率测量电路，比如变频器等。V/F变换（电压频率变换）更加丰富了频率测量的应用. 简易频率测量的方法就是在单位时间内对待测的数字信号的脉冲个数进行计算、显示。相应的原理框图如图1所示。待测量信号Vin经整形后到闸门，闸门的打开与关闭由秒信号经分频后控制。秒信号经2分频后，输出正、负脉宽各为1秒的信号，这样闸门的打开时间就是1秒；秒信号经20分频后，输出正、负脉宽各为10秒的信号，这样闸门的打开时间就是10秒。 闸门打开，计数器记录待测信号的脉冲数，测量时间到，将由闸门的关断信号（秒信号分频脉冲的下降沿）触发单稳态触发器1，产生关断脉冲，使计数器和秒信号分频器处于保持状态，并维持到单稳1的定时时间到。单稳1定时时间到时将触发单稳态触发器2，单稳2把计数器和秒信号分频器清零后，重新启动下一次测量。 图1 简易频率计的原理框图 二．功能模块实现举例 1．施密特整形电路 可用74LS125，对输入信号进行整形，提高测量的稳定性和可靠性。 2．秒信号发生器及分频器 秒信号发生器即多谐振荡器，可选用晶体振荡源，晶振精度很高，但由于其谐振频率高，要得到秒信号，所需的分频量太大，在此不便使用。其它方法构成的多谐振荡器很多。用时基电路555构成多谐振荡器的方法可参见3.9节。分频可采用74LS161模16加法计数器构成模2和模20的分频器，分别得到周期为2S和20S的门控信号。 3．测量控制（闸门） 闸门由秒信号分频以后控制一个与非门即可，如图2 （a）所示。分频信号为1时，与非门打开，脉冲进入计数器计数，分频信号为0时闸门输出一直为高，从而实现测量门控，闸门输入输出波形如图2（b）所示。 图2 闸门电路与波形 4．计数、译码、显示 计数采用74LS161或74LS290实现同步或异步计数，但一定要构成BCD码计数器。译码通过74LS48或CD4511把BCD码译成七段显示码驱动共阴极七段显示器。 5．读数保持与清除 闸门打开时进行测量，一旦闸门关闭（即测量时间到），就启动单稳1停止测量并保持已测量的数值，延时一段时间用于读数、显示。读数结束后，启动单稳2清除前次读数并启动本次测量，读数保持和清除的时序如图3所示。单稳1的触发输入是测量门控信号，在门控关断的同时单稳1输出持续10秒的低电平，控制脉冲计数和分频计数器74LS163的P或T端，使计数器处于保持状态。单稳2的触发输入是单稳1的输出，当单稳1保持时间到后触发单稳2，单稳2输出短暂的负脉冲，使计数器和秒信号分频器复位，清0脉冲后重新进行测量。 图3 测量、保持与清除时序图 单稳1和单稳2可采用555时基器件，也可采用专门的器件，如74LS123或74LS121。 三．设计要求 简易测频计的指标要求如下： ⒈ 闸门时间1S﹑10S可选。 ⒉ 读数保持时间10秒。 ⒊ 四位数字显示，范围000.1~9999 Hz。 ⒋ 能够自动进行下一次测量。 竞赛抢答器 竞赛抢答器的功能大致可以分为两部分。在抢答题时用于判别参赛选手谁先抢到答题权，然后由主持人请抢到答题权的选手回答问题，并视其答题正确性给其加分或减分。在必答题时，参赛选手要在规定的时间内回答问题，并由主持人判定其得分情况，若回答超时则报警。 一．设计要求 1、抢答器电路分为抢答电路设计和必答电路设计。 2、抢答电路设计具体要求： （1）抢答组数分为四组，序号为1~4。 （2）优先判断与指示电路设计。 （3）主持人清除上次抢答结果的电路设计。 （4）主持人给选手打分电路与选手得分累计显示电路设计。 3、必答电路设计具体要求： （1）30秒必答倒计时电路设计。 （2）超时短暂报警。 二．电路框图 智力竞赛虽然是一个电路，但各组成部分的独立性较强，可分为三个部分。一是抢答判别与显示电路；二是给分电路；三是必答倒计时与回答超时报警电路，如图4所示。 图4 智力抢答器电路框图 数字闹钟 一、设计任务与技术指标（括号内为提高部分） 试设计并制作一个带有校时功能、可定时起闹的数字钟，应具有以下指标： 1、 有“时”、“分”十进制显示，“秒”使用发光二极管闪烁显示，同时成为小时与分钟的显示分隔。 ?2、计时以24小时为周期。（或以12小时为周期，但需要上午、下午指示。） ?3、具有校时电路，对当前时间进行校对（选做）。 ?4、走时