计算机组成原理JLP_5.1-5.5new详解.pptx

本章讨论： 第5章 总线与输入/输出系统 接口的基本概念 中断方式及其接口组成和设计方法 DMA方式及其接口组成和设计方法 总线的基本概念 5.1 概述 I/O接口指主机和外设的交接部分， 位于系统总线和外设之间。 接口 外设 系统总线 5.2 总线 1、单总线方式 双向 与机器字长、存储字长有关 单向 与存储地址、 I/O地址有关 有出 有入 存储器读、存储器写、中断响应、总线响应 中断请求、总线请求 5.2 总线 1、单总线方式 2、多总线连接结构 5.2 总线 1、单总线方式 2、多总线连接结构 3、高性能多总线结构 5.2 总线 1、单总线方式 2、多总线连接结构 3、高性能多总线结构 4、通道方式和I/O处理机方式 具有特殊功能的处理器 由通道对I/O统一管理 一、总线的特性与分类 0、总线定义、特点、实体 (1)定义： 一组能为多个部件分时共享的信息传送线路。 (2)特点： 分时、共享。 通常作法：发送部件通过三态门分时发送信息，由打入脉冲将信息送入指定接收部件。 (3)实体： 一组传送线与相应控制逻辑 CPU内设置控制逻辑 设置总线控制器 5.2 总线 对总线信号组成、信号引脚含义、信号电平等作统一规定。 1、 总线的特性（与 5.2.2总线标准） 尺寸、 形状、引脚个数以及排列顺序 传输方向和有效的电平 范围 每根传输线的功能 信号的 时序 关系 ( 地址、数据、控制 ) ISA/AT EISA VESA/VL-BUS PCI AGP RS-232C SCSI USB 总 线 标 准 界面对其连接的两侧的模块都是透明的 系统总线 标准 设备总线 标准 2、总线的分类 （1）按功能划分 1）数据总线 2）地址总线 3）控制总线 （2）按数据传送格式划分 1）并行总线： 同时传送各位信息。 并行 2）串行总线： 串行 （3）按时序控制方式划分（5.2.3-2总线控制方式） 1）同步总线 由统一时序控制总线传送操作。 时钟周期、同步脉冲 例如：主存向CPU传送数据 2）异步总线 无固定时钟周期划分，总线周期时间由传送实际需要决定；以异步应答方式控制总线传送操作。 （3）按时序控制方式划分 不互锁 半互锁 全互锁 总线请求 2）异步总线 例. 总线批准 主同步 从同步 总线周期 总线传送 （时间可变） （时间可变） 总线权切换 （3）按时序控制方式划分 3）扩展同步总线 以时钟周期为时序基础，允许总线周期中的时钟数可变。 注意几个“周期”概念： 时钟周期： CPU一步操作(一次内部数据通路传送)时间。 总线周期： 经过总线的一次数据传送(访存)时间。 通常包含若干时钟周期。 工作周期： 指令周期中的一个操作阶段。 可包含多个总线周期。 （模型机的一个总线周期只包含一个时钟周期。） （3）按时序控制方式划分 2、总线分类 （4）按总线的结构层次划分（或按在系统中所处的地位） 1）CPU内总线 CPU芯片内寄存器与算逻部件之间互连的总线。 （ALU总线） 单组数据线(单向、双向)或多组数据线，或多种总线。 2）部件内总线 插件板内各芯片之间互连的总线。 分为地址、数据、控制线。 3）系统总线 计算机系统内各功能部件（如CPU、存储器等）之间，或各插件板之间互连的总线。 （板级总线） 分为地址、数据、控制线。 4）外部总线 计算机系统之间或计算机系统与其他系统之间互连的总线。 （通信总线） 分为数据线(与地址复用)、控制线。 （局部总线、片级总线） 二.总线的总裁（ 5.2.3-3总线的控制方式） 总线判优控制 分布式 集中式 链式查询 计数器定时查询 独立请求方式 1） 链式查询方式 I/O接口1 2）计数器定时查询方式 I/O接口1 设备地址 3）独立请求方式 4.总线通信控制 目的 总线传输周期 主模块申请，总线仲裁决定 主模块向从模块 给出地址 和 命令 主模块和从模块 交换数据 主模块 撤销有关信息 解决通信双方 协调配合 问题 由 统一时标 控制数据传送 采用 应答方式，没有公共时钟标准 同步、异步结合 总线通信方式 1、 接口基本功能 三、接口的功能与分类(5.1.2) 问题1：I/O设备如何与CPU相连？ 接收CPU送来的地址码， I/O接口（I/O适配器）：主机与外设进行信息交换的逻辑控制部件。 接口：泛指两个设备（软，硬）之间的交接部分。 问题2：能否像存储器直接与CPU相连？ (1)寻址(识别地址码或地址译码) 选择接口中的寄存器供CPU访问。 (2)数据传送与缓冲 实现主机与外设的速度匹配。 缓冲深度与传送的数据量有关。 串-并格式转换（串口） (3)数据类型、格式的转换 实现主机与I/O设备间数据交换。 数据通路寬度转换（并口） 电平转换