ICLayout_3_1试卷.ppt

第3章　版图设计;版图的定义;版图设计的定义;§3.1　版图中的基本概念;版图中的图素与分层;版图基本图素示意图;版图中的基本图素;圆 是一个给定圆心的坐标和半径的圆形。;版图中的层;层的基本类型;;掩膜层和绘图层;一个简单的CMOS工艺的绘图层;;Layer Representation;Layers in CMOS Inverter Layout;Layers in Cadence Tools;版图的层次化结构;单元;例元;版图上的注释;版图的工艺;版图的长度单位;用户单位;数据库单位;版图单元库; 一个库有一个统一的工艺。;§3.2　版图设计的基本内容;版图图形生成的主要形式;版图编辑器;Layout Editor;Create a cell in Cadence Tools;Layout Editor in Cadence Tools;版图编辑器的主要功能;Selecting Layers;Simplified Layout;版图的交互编辑;基本几何作图;图形的拉伸;图形的切割;图形的放大与缩小;图形换层;图形的逻辑运算;图形的平移与取向变换;图形的删除与复制;Some tricks for layout;版图的交互编辑;例元的建立;Choose Create－Instance ; Type the library and cell names; Press Tab key to display the parameter fields; Move the cursor into the cellview window; In the Create Instance form , change the width parameter; Move the cursor back into the Cellview window, and move the cursor to X=, Y=, and click left to place the instance.;例元的透视;例元的解体;被引用单元的现场生成;被引用单元的现场编辑;版图的交互编辑;图形编辑的环境设置;Prepare Files;图形层定义;　　一般而言，每一图形层与一掩膜层对应， 而某些掩膜不单独与某一图形层对应，而是由 若干图形层经过某些运算得到的。;图形层的定义内容;网格和长度分辨率的定义;版图设计验证的主要内容;Prepare Files;Verify?DRC;Design rule checking;Schematic Editor in Cadence Tools;LVS in Cadence Tools;LVS Error Display;Verify ? Extract;版图数据文件生成 ;Stream out;§3.3　CMOS晶体管版图;晶体管版图的形成; 晶体管的长度定义为：当晶体管“导通”时电子所必须移动的距离。就版图而言，是指源区与漏区间的距离。;如果有源区是P+掺杂，则形成一PMOS管； 如果有源区是N+掺杂，则形成一NMOS管。;晶体管的有源区与衬底的类型相反：N阱中是PMOS管，P阱中是NMOS管。;Layout a transistor;CMOS反相器版图;在数字电路中，一般而言PMOS管与NMOS管的长度相同，但宽度不同；;大尺寸器件的设计;大尺寸器件的问题;寄生电容和寄生电阻的存在会降低器件的工作速度； ;大尺寸器件的设计;将四个晶体管并联：;结论;产生的问题;Compact the transistor layout;源漏区共用：合并所有晶体管相邻的相同端点；;Two Inverters;器件连接技术;导体;器件连接;金属连接;器件接触;接触孔和通孔;CMOS版图设计的基本技术;;紧凑型版图;通过小的功能块构造大的设计；;基底连接;;Notes;;图形关系;