HH数模混合仿真流程A0.doc

数模混合仿真流程程序 1. 目的 本程序规定了数模混合仿真的流程和各环节的职能。 2. 范围 所有数模混合芯片产品。 3. 职责 3.1验证组负责维护数模混合仿真平台的开发、维护、内部使用支持、意见反馈收集、更新等技术工作。 3.2验证组负责与PLE沟通并确认在项目中重点应关注的混合仿真测试点，以及明确需覆盖测试点的优先级并据此生成混合仿真Test Plan。 3.3 混合仿真执行（模拟/数字/验证？）在验证组的支持下完成相应Test Case的创建。 3.4 模拟、数字、验证组共同完成混合仿真结果的Review。 4. 名词定义 PL：Project Leader PLE：Project Execution Leader VME*：Verification Mix-Signal Engineer FDE：Firmware Design Engineer DAE：Design Analog Engineer DDE: Digital Design Engineer ASE: ASIC Implementation Engineer *以上名称简写来源于《芯片设计和考核程序》名词定义章节。其中VME为未规范部分，为本流程首次提出。 5. 流程图 5.1数模混合仿真流程图 图1 数模混合仿真流程图 内容 负责人 参与 人员 工作描述 输出资料 混合仿真验证需求（Rev0） PL，PLE，VME，DAE PLE向VME下达混合仿真需求，提供芯片SPEC ，Design Change List以及Design Check List。 DAE提供Analog Digital Interface SPEC以及关键模块SPEC，进行SVN项目入库。 芯片SPEC Design Change List Design Check List 混合仿真测试点及方案 (Rev0) VME VME VME依据SPEC和Design Change list，准备混合仿真测试点并给出优先级 混合仿真Test Feature List（初稿） 混合仿真Test Plan（初稿） 方案Review （Rev0） DDE,DAE, VME,PLE 共同Review混合仿真Test Feature List。 PLE/DAE/DDE确认Test Feature List是否符合需求,优先级是否合理。 共同Review混合仿真Test Plan，成员共同确认方案完整性。 DAE/DDE/PLE针对Test Plan，明确测试用例的测试流程以及检查标准，由VME将测试流程及检查标准一并纳入Test Plan文档。 评审结论文档 混合仿真Test Feature List（定稿） 混合仿真Test Plan（定稿） 验证环境建立 (Rev1Rev2) VME VME,FDE FDE提供测试用例的软件ROM Code，并将工程源文件以及ROM Code进行项目SVN入库。 VME建立并调试Test Env/Test Bench/Test Case DUT构成 (Rev2) VME DDE,DAE, VME DDE提供稳定的RTL代码，在项目SVN中入库，并通知VME。 DAE提供稳定的spectre 网表，依照《导出模拟模块spectre网表流程》提取完整并统一的单个网表文件，并在项目SVN中入库，并通知VME。 VME使用Design Check List指定的library，编译RTL代码和spectre 网表，检查library/RTL/Spectre网表三项是否有缺失或不一致的部分，并明确如果发生错误的来源： RTL的错误提交DDE，Spectre网表的错误提交DAE，library的错误提交PLE（CAD？），并依错误实际情况在Urtracker记录备案。 URTrack跟踪记录 RTL级别的混合仿真回归 (Rev3) VME DDE,DAE, VME VME将RTL级别的混合仿真调试回归，并监控仿真的中间状态；遇到问题及时提交DDE及DAE进行分析，并依实际情况在Urtracker记录备案。 URTrack跟踪记录 RTL级别仿真结果确认 (Rev3) VME DDE,DAE, VME VME提交仿真波形供DDE、DAE与VME共同依据Test Plan中的检查标准确认该测试完整无误的实现了Test Plan中和功能以及连接性相关的测试流程。 URTrack跟踪记录 混合仿真第一阶段报告 仿真结果Review (Rev3) VME DDE,DAE, VME,PLE 共同Review混合仿真第一阶段结果。 检查URTrack跟踪记录。 评审结论文档 混合仿真第一阶段报告（定稿） Veril