7重庆文理学院本科生毕业论文_正文.doc-电子电气工程学院.doc

分类号 TP319 单位代码 10642 密 级 学 号 学士学位论文 论文题目：基于DSP Builder的FIR滤波器设计 论 文 作 者：谢文博 指 导 教 师：杨守良 教授 专 业：电子信息科学与技术 提交论文日期：2014年5月11日 论文答辩日期：2014年5月17日 学位授予单位：重庆文理学院 中 国 ( 庆  Graduation Thesis of Chongqing University of Arts and Sciences Design of FIR Filter Based on DSP Builder Candidate: Xie WenBo Supervisor: Yang ShouLiang professor Major: Electronic information Science and Technology College?of?Electron?and?Electrical Engineering Chongqing University of Arts and Sciences 05,2014  摘 要 现场可编程门阵列(FPGA)器件以其灵活的可配置特性,可以很好地解决并行性和速度问题，而广泛应用于数字信号领域。 针对目前使用FPGA实现FIR滤波器过程中编写VerilogHDL困难的问题，在分析了FIR数字滤波器原理的基础上,提出了一种基于Altera DSPBuilder的高效设计方法。按照Matlab/DSP_Builder的设计流程,借助Simulink库和DSP Builder工具箱的图形模块,设计了一个20阶FIR低通滤波器模型,并完成了模型的仿真与验证，并用嵌入式逻辑分析仪对设计进行了测试，经测试表明，设计的FIR低通滤波器达到了系统的技术指标。该方法简单易行,操作方便,极大地缩短了滤波器的开发周期。 关键词：DSP Builder；FIR滤波器；数字处理 Abstract Field-programmable gate array (FPGA) devices can be configured with its flexible features, can solve the problem of parallelism and speed, and is widely used in the field of digital signals. FPGA implementation for the current use of the preparation process of the FIR filter VerilogHDL difficult problem in analyzing the FIR digital filter principle, proposed an efficient design method based on Altera DSPBuilders. In accordance with Matlab / DSP_Builder design process, with the graphics library and Simulink DSP Builder Toolbox modules designed a 20-order FIR low-pass filter model and completed the model simulation and verification, and use embedded logic analyzer designs the test, the test showed, FIR low-pass filter designed to achieve the technical specifications of the system. The method is simple, easy to operate, greatly shorten the development cycle of the filter. Key words: DSP Builder; FIR Filter; Digital processing  目 录 摘 要 I Abstract II 1 引言 1 1.1滤波器介绍 1 1.2 连续信号的数字化处理系统的实现 1 2 FIR滤波器原理 1 3 F