FPGA课程设计报告112.doc

西南科技大学 研究生课程设计报告 课程名称： 现代数字系统设计 设计名称：基于FPGA的超声波雷达数据采集系统 姓 名： 王桂山 学 号: 2015000102 课程教师： 刘桂华教授 起止日期： 2015/12/27-2016/1/22 西南科技大学信息工程学院制设 计 任 务 书 学生班级： 现代数字系统设计 学生姓名： 王桂山 学号：2015000102 设计名称： 基于FPGA的超声波雷达数据采集系统——EFPG液晶显示屏2015/12/27-20151/22 课程教师： 刘桂华教授 设计要求： 设计要求： （1） 完成对工业超声波雷达通信协议系统设计。（总）））能够时序图等，完成图像的传输。数据分析变化颜色变化微调的数据能够被体现灵活掌握对阵彩色液晶屏的。能够获得 图1 系统框图 端口信号说明如表2所示。 表1 超声波雷达端口信号说明 信号 I/O 说明 TranStart I 复位信号，低电平复位 PortName [7:0] I 超声波雷达端口号，有8种取值98、96、97、99、114、115分别代表A、B、C、D、E、H端口 Distance [7:0] I 距离数据，单位CM，最小值0X15，表示障碍物距离当前端口映射的超声波探头距离15CM，最大值0X250，表示障碍物距离当前端口映射的超声波探头距离250CM，TranStart有效的同时，超声雷达送出数据。 NextCommand[7:0] I 控制命令，具体为8位二进制值8’表示当前端口值数据传输完成，预备传输下一端口的值。 TranEnd I 数据包包尾指示，和数据包最后一个字节同步，且只维持一个时钟周期 （2）LCD控制说明 LCD 的接口时序波形如图1所示。VSYNC 是场同步信号，低电平有效，从时序图可以看出，VSYNC 是每一场（即也可以理解为每送一幅完整图像）的同步信号；与此类似，HSYNC 是行同步信号，也是在每一行数据传输的开始产生几个时钟周期的低脉冲。这两个信号用于同步当前的数据信号，根据固定的脉冲约定，我们在某些时钟上升沿前将图像数据送到数据总线上供 LCD 内部锁存。 图2.LCD数据传输说明 表2.LCD数据传输的时间参数 表3.LCD控制命令传输的时间参数 SRAM传输协议 SRAM 内部的结构如图所示，要访问实际的 Momory 区域，FPGA 必须送地址（A0-A14）和控制信号（CE#\OE#\WE#），SRAM 内部有与此对应的地址译码（decoder）和控制处理电路（control circuit）。这样，数据总线（I/O0-I/O7）上的数据就可以相应的读或写，其结构如图3所示。 图3.SRAM数据传输结构框图 表4.SRAM数据传输的时间参数 序号 管脚I/O 方向 描述 1 A0-A14 Input 地址总线 2 CEn Input 芯片使能输入，低有效。 3 OEn Input 输出使能输入，低有效。 4 WEn Input 写使能输入，低有效。 5 I/O[0-7] Input 数据输入/输出总线。 6 VCC 电源。 7 GND 数字地 要写数据时，（这里是相对于用 FPGA 操作 SRAM 而言的，软件读写可能有时间顺序的问题需要注意），比较高效率的操作是送数据和地址。 图4.SRAM读写时序图 把 CE#和 WE#拉低。然后延时 WCt时间再把 CE#和 WE#拉高，这时就把数据写入了相应地址了，就这么简单。读数据就更简单了，只要把需要读出的地址放到 SRAM 的地址总线上，把 CE#和 OE#拉低，然后延时一段时间后就可以读出数据了。时序图中列出的相关时间参数如表所示。 表5.SRAM时间控制边缘的时间参数表 （3） 显示部分 因为汉字本身的特点，显示汉字始终是计算机在我国应用普及的一个障碍。随着单片机和显示技术的发展，加上人们不满足单片机系统采用 LED 数码管的简单显示，利用单片机控制液晶显示成为当前显示系统的主流。本文主要引用LCD液晶显示器为显示设备。实现的一个可以显示汉字、字符和动态显示汉字的液晶显示器设备。 基于FPGA的超声波雷达数据采集系统 设计目的和意义 1.1设计的目的