原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字逻辑与数字系统实验指导4
实验四 时序逻辑电路设计
一、实验目的
1．掌握简单的时序电路的设计方法。
2．掌握简单时序电路的调试方法。
二、实验设备和器件
1．实验设备：NJS-II实验箱、万用表。
2．实验器件：74LS20、74LS00、74LS04、74LS74、74LS112。
三、预习要求
1．复习同步时序电路的设计方法。
2．设计画出实验逻辑电路图.（标明电路中芯片引脚号，以利于提高连线速度。）
3．拟出测试表格。
四、实验原理
1．时序逻辑电路
时序逻辑电路又简称为时序电路。这种电路的输出不仅与当前时刻电路的外部输入有关，而且还和电路过去的输入情况（或称电路原来的状态）有关。时序电路与组合电路最大区别在于它有记忆性，这种记忆功能通常是由触发器构成的存贮电路来实现的
对时序电路逻辑功能的描述，主要有逻辑函数、状态表、状态图、时序图等。
通常时序电路又分为同步和异步两大类。在同步时序电路中，所有触发器的状态更新都是在同一个时钟脉冲作用下同时进行的。从结构上看，所有触发器的时钟端都接同一个时钟脉冲源。在异步时序电路中，各触发器的状态更新不是同时发生，而是有先有后，因为各触发器的时钟脉冲不同，不象同步时序电路那样接到同一个时钟源上。某些触发器的输出往往又作为另一些触发器的时钟脉冲，这样只有在前面的触发器更新状态后，后面的触发器才有可能更新状态。这正是所谓“异步”的由来。对于那些由非时钟触发器构成的时序电路，由于没有同步信号，所以均属异步时序电路（称为电平异步时序电路）。
2．同步时序电路的设计
同步时序电路设计的关键在于求出驱动方程和输出方程，其设计的具体步骤如下：
（1）根据设计要求画出原始状态图。
（2）状态化简。
（3）状态分配，确定触发器个数及类型。
（4）列出结合真值表。
（5）求出驱动方程和输出方程。
（6）画逻辑图。
（7）检查能否自启动。
五、实验内容
1．用双JK触发器74LS112设计一个四进制同步加法计数器，并进行逻辑功能的测试。
2．用双D触发器74LS74设计一个四进制减法计数器，并进行逻辑功能的测试。
3．（选做）用74LS112双JK触发器设计一个串行数据检测器，当连续输入3个或3个以上的1时输出为1，其他输入情况下输出为0。
以上设计过程中可借助与非门、非门实现。
六．实验报告
1．实验内容要交代清楚（共做几个实验，每个实验具体的实验步骤，设计的逻辑电路图，使用的集成块名称和引脚号，实验接线图，逻辑关系表达式及真值表，真实填写实验数据）。
2．实验心得。重点写实验中掌握了哪些知识，理论与实践结合时遇到哪些问题，如何思考和解决的。
附：本实验用到的集成电路引脚功能
文档评论（0）