《2011级计算机学院数字逻辑》试卷A卷—答案.docxVIP

《2011级计算机学院数字逻辑》试卷A卷—答案.docx

  1. 1、本文档共5页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
《2011级计算机学院数字逻辑》试卷A卷—答案

《2011级计算机学院数字逻辑》试卷 A卷—答案 一. 选择题,请把选项填入下列的方框内(每题2分,共20分) 12345678910ABACBAADDB二.填空题,请在空格内填入正确的内容(每题2分,共20分) 12345678910高电平高阻态逢二进一(10.5)108、4、2、1奇校验记忆构造体architecture(内部结构)存储矩阵A+B三.分析设计题(共计60分) (6分)用卡诺图化简:F(A,B,C,D)=∑(0,13,14,15)+∑(1,2,3,9,10,11) 化简得F= (10分)分析如下组合逻辑电路功能。 解:根据上图列出表达式: 用卡诺图化简得到: F= 异或门 (10分)用红蓝绿三个指示灯表示三台设备的工作情况:绿灯亮表示全部正常;红灯亮表示有一台不正常,黄灯亮表示两台不正常;红、黄灯全亮表示三台都不正常。列出控制电路真值表,写出逻辑表达式,并用与非门实现该组合逻辑电路。 解:(关键点) 设三台设备分别为 A、B、C: “1”表示有故障,“0”表示无故障;红、黄、绿灯分别为Y1、Y2、Y3:“1”表示灯亮;“0”表示灯灭。据题意列出真值表如下: 于是得: 转换为与非门形式表达式,和电路原理图略。 (10分)某分析下图所示同步时序逻辑电路,作出状态转移表和状态图,说明它是Mealy型电路还是Moore型电路以及电路的功能。 解:电路的状态方程和输出方程为: 状态表和状态转移图如下所示: 该电路是Moore型电路。当X=0时,电路为模4加法计数器;当X=1时,电路为模4减法计数器。 (10分)同步时序电路对串行二进制输入进行奇偶校验,每检测5位输入,输出一个结果:当5位输入中 1 的数目为奇数时,在最后一位的时刻输出1。作出状态图和状态表。 题目要求对有限长度 的串行序列进行的奇偶校验。一方面对于每接收到一位码后都要断定一下到目前为止接收的数据中 1 的数目是奇数还是偶数;另一方面还要记忆到目前为止已收到了几位数据。为此,电路的状态表和状态图如下: (9分)编写二选一数据选择器的VHDL???码。 供参考的VHDL语言模板如下: ------------------------------------------------------------------------------------------------------- architecture ARCH_NAME of ENTITY_NAME is begin statements end ARCH_NAME; ------------------------------------------------------------------------------------------------------- entity ENTITY_NAME is port ( port_declarations ); end ENTITY_NAME; 源码如下: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY mux21 IS PORT ( a,b: IN STD_LOGIC; s: IN STD_LOGIC; y: OUT STD_LOGIC; ); END ENTITY mux21; ARCHITECTURE behav OF mux21 IS BEGIN y = a WHEN s=0 ELSE b WHEN s=1; END ARCHITECTURE behav; (5分)使用PROM实现8421BCD码转换为余3码,要求列出真值表、逻辑表达式,并画出PROM阵列图。 解:真值表如下: 8421码余三码BB B BGGGG0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 10 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 最小项表达式为: G= G= G= G= 阵列图为:

文档评论(0)

haihang2017 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档