- 1、本文档共30页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
ISE63i使用指南
ISE 4.1i快速入门 PAGE 30
XILINX Insight-科汇盈丰
The Programmable Logic Company 技 术 领 先 的 合 作 伙 伴
二、ISE 6.3i 快速入门
本教程主要是向ISE的初学者描述和演示,在XILINX的ISE集成软件环境中,如何用VHDL和原理图的方式进行设计输入;如何用ModelSim仿真工具对设计进行功能仿真和时序仿真;如何实现设计。
注:本教程的例子是在PC机上的ISE 6.x环境中实现的。
本教程包括以下几个章节:
教程概述
设计开始
设计输入(VHDL)
行为模型仿真(功能仿真)
设计输入(顶层为原理图)
设计实现
对顶层文件进行仿真(时序仿真)
要想更深入地学习、了解ISE设计工具,请阅读XILINX网站上的ISE深入教程
( HYPERLINK ./support/techsup/tutorials/ ./support/techsup/tutorials/)。
教程概述
完成本教程后,你将会对以下的设计流程有一个清楚的认识:
创建一个新的工程项,用Virtex器件作为设计的目标器件;
用ISE的语言摸板生成一个4位计数器的VHDL模块;
创建一个用波形输入的测试向量文件,并对4为计数器进行功能仿真;
创建一个顶层为原理图输入的设计;
在顶层原理图中调用计数器的VHDL模块;
把所有的模块连接在一起,并标出内连网线,总线以及I/O管脚的名称;
对4位计数器模块和顶层原理图的输入信号波形进行初始化设置,并队仿真长度进行约束;
对4位计数器模块进行功能和时序仿真,对顶层原理图设计进行时序仿真;
使用Floorplanner工具,查看经过布局布线后该设计的布局情况;
参照“附录:EDIF设计方法”,完成网表(EDIF)文件输入的设计流程;
参照“附录:EDIF设计方法”,使用FPGA Editor,查看经过布局布线后该设计的布局和布线情况。
设计开始
本节主要描述本教程的软件要求,如何在PC机上运行ISE软件,以及如何获得再线帮助。
软件要求
为了完成本教程,你必须在你的PC机上安装以下软件:
ISE 4.x
ModelSim VHDL
如果在XILINX的软件安装过程中遇到问题,请参阅《ISE安装指南》(ISE Release Notes and Installation Guide)。
软件安装完后,环境变量应如下所述:
在Windows 98 中,如果你的ISE软件安装在C:\XILINX目录下,ModelSim软件安装在C:\Modeltech目录下,在C:\autoexec.bat文件中,应该包含如下设置;
SET XILINX=C:\XILINX
SET PATH=%XILINX%\BIN\NT;C:\Modeltech\win32;
SET LM_LICENSE_FILE=%XILINX%\data\lincese.dat;C:\Modeltech\win32\license.dat;
在Windows NT/2000中,通过选择 开始—设置—控制面板—系统—高级—环境变量 选择来设置相应环境变量。
关于在线申请ModelSim XE Starter License,请选择开始—程序—ModelSim XE—Submit License Request,可以在线申请ModelSim Xilinx Edition Starter的license文件。
运行ISE软件
对于PC机用户,可选择 开始—程序— Xilinx ISE 4.x— Project Navigator 来启动ISE软件。
使用在线帮助
你可以在ISE运行过程中,随时获得在线帮助。当你按下F1键时,帮助系统就会显示出正在运行过程的在线帮助。比如说,当你在运行ECS(原理图输入)时按下F1键,那么关于如何使用ECS的在线帮助就会显示出来。
设计输入(VHDL)
本节中,你将会利用VHDL语言模块来设计一个4位计数器模块。首先,创建一个新的工程项和生成一个计数器模块;然后,参照计数器VHDL语言模块来完成一个4位计数器的VHDL设计。
创建一个新的工程项
按照以下步骤创建一个新工程项;
选择File— New Project
您可能关注的文档
最近下载
- HG╱T 3655-2012 紫外光(UV)固化木器涂料.pdf
- 人民警察警示教育观看心得.docx VIP
- Q-GDW-智能变电站辅助控制系统设计技术规范.pdf
- 外教社2023中国文化英语综合教程 上册 Unit 3 PPT课件(试用版).pptx
- 乡镇临床执业助理医师:甲状腺功能亢进症考试题.docx VIP
- 冀教版七年级上册数学《角的大小》教学说课研讨课件复习.pptx VIP
- 全国智能制造应用技术技能竞赛题及答案.doc VIP
- 智慧园区管理平台建设方案.pdf
- XX职业技术学院关于大数据与会计专业实习的实施方案.docx
- GBT 50034-2024 建筑照明设计标准.docx VIP
文档评论(0)