原创力文档- 1、本文档共2页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
VHDL实验报告8-3优先编码器(哦)
上机实验报告
实验题目班级姓名学号指导教师8-3优先编码器的
VHDL设计 虾 实验目的与要求：
1、通过常见基本组合逻辑电路的设计，熟悉EDA设计流程。
2、熟悉文本输入及仿真步骤。
3、掌握VHDL设计实体的基本结构及文字规则。
4、掌握组合逻辑电路的静态测试方法。
5、理解硬件描述语言和具体电路的映射关系。
实验步骤与内容：（可加附页）
创建工程。
新建文件夹。
输入正确的源程序，保存，编译。
波形仿真，分配引脚，编译。
下载到试验箱，进行功能验证。
（原理图及仿真的波形界面在备注）遗留问题与说明：
编程不熟练，在定义上概念不清晰。备注：
实验源程序
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY ENCODER IS
PORT(
D:IN STD_LOGIC_VECTOR(0 TO 7);
A:OUT STD_LOGIC_VECTOR(0 TO 2)
);
END ;
ARCHITECTURE XIANI OF ENCODER IS
BEGIN
PROCESS(D)
BEGIN
IF (D(7)=0)THEN A=111;
ELSIF (D(6)=0)THEN A=110;
ELSIF (D(5)=0)THEN A=101;
ELSIF (D(4)=0)THEN A=100;
ELSIF (D(3)=0)THEN A=011;
ELSIF (D(2)=0)THEN A=010;
ELSIF (D(1)=0)THEN A=001;
ELSIF (D(0)=0)THEN A=000;
ELSE A=ZZZ;
END IF;
END PROCESS;
END;
实验仿真波形截图
文档评论（0）