南理工EDAⅡ实验报告多功能数字钟设计.doc

 PAGE \* MERGEFORMAT 16 EDA（Ⅱ）实验报告 ——多功能数字钟设计 指导老师： 谭 雪 琴 学 院： 自动化学院 班 级： 9121102002 姓 名： 袁佳泉 学 号： 912110200330 摘要 该实验是利用QuartusII软件设计一个数字钟，进行试验设计和仿真调试，实现了计时，校时，校分，清零，保持和整点报时等多种基本功能，并下载到SmartSOPC实验系统中进行调试和验证。报告将介绍设计思路与过程，并对每个模块化进行波形输入输出的分析与检验。 关键字：Quartus 数字钟 多功能 仿真 Abstract This experiment is to design a digital clock which is based on Quartus software and in which many basic functions like time-counting,hour-correcting,minute-correcting,reset,time-holding and belling on the hour. And then validated the design on the experimental board.We will talk about the way we design the clock and analyze the input and output of each module. Key words: Quartus Digital-clock Multi-function Simulate 设计要求 设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等基本功能。 具体要求如下： 能进行正常的时、分、秒计时功能，最大计时显示23小时59分59秒。 分别由六个数码管显示时分秒的计时。 K1是系统的使能开关，K1=0正常工作，K1=1时钟保持不变。 K2是系统的清零开关，K2=0正常工作，K2=1时钟的分、秒全清零。 在数字钟正常工作时可以对数字钟进行快速校时和校分。K3是系统的校分开关，K3=0正常工作K3=1时可以快速校分；K4是系统的校时开关，K4=0正常工作，K4=1时可以快速校时。 设计提高部分要求 时钟具有整点报时功能，当时钟计到59’51”时开始报时，在59’51”,59’53”, 59’55”,59’57” 时报时频率为500Hz,59’59”时报时频率为1KHz。 仿真与验证 用Quartus软件对设计电路进行功能仿真，并下载到实验板上对其功能进行验证。 工作原理 数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，控制电路按要求可由校分校时电路、清零电路和保持电路组成。其中，脉冲发生电路将试验箱提供的48Mhz的频率分成电路所需要的频率；计时电路与动态显示电路相连，将时间与星期显示在七段数码管上，并且驱动蜂鸣器整点报时；校时校分电路对时、分提供快速校时；清零电路作用时，系统的分秒时同时归零；保持电路作用时，系统停止计时并保持时间不变。 其原理框图如图所示： 计时电路 校分校时电路 脉冲发生电路 译码显示电路 报时电路 清零电路 三、系统子模块设计 3.1脉冲发生电路 3.11原理说明 硬件仅提供48MHz的时钟源，将其经过分频得出实验需要的各频率时钟源，二分频、三分频、十分频均用74163实现。八分频以及1000分频利用前面的模块实现 A）二分频模块设计 二分频由74163实现，原理图，波形图如图3.1所示， 图3.1 B）三分频模块设计 三分频由74163实现，原理图，波形图如图3.2所示 图3.2 C） 八分频模块设计 八分频三个二分频级联而成，原理图，波形图如图3.3所示 D) 十分频模块设计 十分频由74163及二分频实现，原理图，波形图如图3.4所示 图3.4 E） 1000分频模块设计 1000分频三个十分频级联而成，原理图，如图3.5所示 图3.5 F）脉冲发生器 电路图如图3.6所示 封装成元器件：