EDA技术实用教程(潘松第5版)—第1、2章.pptVIP

　　EDA技术实用教程;EDA技术实用教程;第一章　概述;§1.1　EDA技术及其发展;§1.1　EDA技术及其发展;§1.1　EDA技术及其发展;§1.2　硬件描述语言HDL;常用语言—VHDL VHDL: Very High Speed Integrated Circuit Hardware Description Language 1983年由美国国防部（DoD）创建,1985年正式推出，1987年发布标准 标准： 　IEEE-1076-1987　　 IEEE-1076-1993 　IEEE-1076-2002 　 特点: 1)具有强大的功能，覆盖面广、描述能力强 　　2)有良好的可读性 　　3）有良好的可移植性 　　4）可延长设计的生命周期 　　5）有利于保护知识产权 　　6）支持对大规模设计的分解和已有设计的再利用;常用语言—Verilog HDL Verilog HDL是由C语言发展而来的HDL 1983年推出，设计资源较VHDL丰富，最大优点是与工艺无关 标准: IEEE 1064-1995 IEEE 1064-2005;常用语言—AHDL AHDL是Alter公司根据自己公司生产的MAX器件和FLEX系列器件的特点专门的一套完整的硬件描述语言。 是一种模块化语言，完全集成于MAX+plusⅡ的软件开发系统中。 语句和元素种类齐全、功能强大，且易于应用。特别适合于描述复杂的组合电路、组运算及状态机、真值表和参数化的逻辑。;§1.3　EDA设计方法;传统的设计方法 　　　自下而上（Bottom-up)的设计方法，是以固定功能元件为基础，基于电路板的设计方法。在传统的设计方法中，手工设计占了很大的比例。手工设计一般先按电子系统的具体功能要求进行功能划分，然后对每个子模块画出真值表，用卡诺图进行手工逻辑简化，写出布尔表达式，画出相应的逻辑线路图，再据此选择元器件，设计电路板，最后进行实测与调试。 　　　缺点：1.复杂电路的设计、查错和修改很困难。 　　　　　　2.设计过程中产生大量文档，不易管理 　　　　　　3.设计依赖于现有的通用元器件。 　　　　　　4.设计实现过程与具体生产工艺相关，可移植性差 　　　　　　5.设计后期的仿真不易实现和调试复杂。 　　　　　　6.设计实现周期长，灵活性差，耗时耗力，效率低下 　　　　　;EDA方法 自上而下（Top-Down)的设计方法。其方案验证与设计、系统逻辑综合、布局布线、性能仿真、器件编程等均由 EDA工具一体化完成。 自上而下（Top - Down)的设计方法可将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大，则还需将子系统进一步分解为更小的子系统和模快，层层分解，直至整个系统中各个子系统关系合理，并便于逻辑电路级的设计和实现为止。 自上而下设计中可逐层描述，逐层仿真，保证满足系统指标 EDA技术极大地降低硬件电路设计难度，提高设计效率，是电子系统设计方法的质的飞跃。;自顶向下设计流程 　;;第二章　EDA设计流程及工具;§2.1　EDA设计流程;设计输入 图形输入方式/原理图输入：包括原理图输入 、状态图输入和波形输入三种方式 文本输入方式：使用某种硬件描述语言的编写的电路设计文本，进行编辑输入 综合 综合就是将电路的高级语言，转换成低级的，可与FPGA/CPLD的基本结构相映射的网表文件或程序。 适配 就是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件。;仿真 仿真是在编程下载前利用EDA工具对适配生成的结果进行模拟测试。即让计算机根据一定的算法和一定的仿真库对EDA设计进行模拟，以验证设计排除错误。有两种不同级别的仿真测试： 1）时序仿真：接近真实器件运行特性的仿真，仿真文件中已包含器件硬??特性参数，仿真精度高。 2）功能仿真：直接对逻辑功能进行测试模拟，以了解其实现功能是否满足原设计的要求，仿真过程不涉及具体器件的硬件特性。 ;编程下载 把适配后生成的下载或配置文件，通过编程器或编程电缆向FPGA或CPLD下载，进行硬件调试和验证。 对CPLD的下载称为编程。 对FPGA中的SRAM进行直接下载的方式称为配置。 硬件测试 将含有载入了设计的FPGA或CPLD的硬件系统进行统一测试，以便最终验证设计项目在目标系统上的实际工作情况。