数字电子技术基础第3章节.pptVIP

概　述;;一、组合逻辑电路的概念 ;二、组合逻辑电路的特点与描述方法 ;;3.2.1基于门电路组合逻辑电路的分析;[例] 分析下图所示逻辑 电路的功能。; 初学者一般从输入向输出逐级写出各个门的输出逻辑式。熟练后可从输出向输入直接推出整个电路的输出逻辑式。 ;3.2.2基于门电路的组合逻辑电路的设计 ;下面通过例题学习 如何设计组合逻辑电路;(3)根据输出逻辑式画逻辑图;Bi;　　半加器电路能用与非门实现吗？;; 编码器的概念与类型 ;1.二进制编码器; 由真值表写出各输出的逻辑表达式为：;普通的编码器存在的问题：;　为何要使用优先编码器？;;得到表达式为：;只有当所有的编码输入端都是高电平（即没有编码输入），而且S=1时， 才是低电平。因此 表示“电路工作，但无编码输入”。;Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd.;例3.4 试用两片74LS148 接成16线-4线编码器，将 16个低电平输入信号编为0000~1111 16个4位二进制代码。其中 的优先权最高， 的优先权最低。;; 译码的概念与类型 ;0; 1. 二进制译码器74138——3线—8线译码器;0;2．二-十进制译码器;Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd.;3．显示译码器;Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd.;(2)7448七段显示译码器;Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd.;附加控制电路用于扩展电路功能。;;D0;图3.23 双4选1数据选择器74153的逻辑图;例3.5 试分析图3.26所示电路的逻辑功能。;2．8选1数据选择器74151;因为若A2A1A0=000，则;3.3.4数值比较器 ; 2. 多位数值比较器;表3.12 4位数值比较器7485的真值表;; 1. 加法器基本单元;全加器; 2.多位加法器 ;串行进位加法器举例;3．超前进位集成4位加法器74283;3.4 中规模组合逻辑电路的应用;只需在74138的输出端附加2个与非门，即可以得到Z1和Z2的逻辑电路。电路的接法如图3.36所示。另外，该电路还可以用与门实现，如图3.37所示。;2．用译码器构成数据分配器;Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd.;图3.40 用74138构成的数据分配器电路图; 3.4.2 数据选择器的应用;例3.11 试用8选1数据选择器74151实现4变量组合逻辑函数： ; 3.4.3 全加器的应用;从表3.19中可以看出，输出是输入值的3倍，所以这是一个乘3电路。 ;;一、竞争冒险现象及其危害;二、竞争冒险的产生原因及消除方法;　　由于尖峰干扰脉冲的宽度很窄，在可能产生尖峰干扰脉冲的门电路输出端与地之间接入一个容量为几十皮法的电容就可吸收掉尖峰干扰脉冲。;1．组合逻辑电路的特点是：电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。 2．基于门电路的组合逻辑电路的分析步骤为：写出各输出端的逻辑表达式→化简和变换逻辑表达式→列出真值表→确定组合逻辑电路的功能。;4．常用的集成中规模组合逻辑电路有编码器、译码器、数据选择器、加法器等。 5．上述集成中规模组合逻辑电路除了具有其基本功能外，还可以用来设计组合逻辑电路。用数据选择器适于实现多输入、单输出的逻辑函数；用译码器适于实现多输入、多输出的逻辑函数。