第五章 触发器资料.pptVIP

主要内容; 5.1 概述 1. 什么是触发器? 具有记忆功能的基本逻辑单元，能存储一位二值信号的电路，全称：双稳态触发器（Flip－Flop），简写FF。是构成数字系统的另一种基本逻辑单元。 2. FF的特点 1) 具有两个稳定的状态－0状态和1状态 如何表示存0、存1？ FF在0状态—存0；在1状态—存1。 2) 在输入信号（图5-1）作用下建立状态， 输入信号撤离后，建立的状态能保留下来。;3. FF按有无时钟信号的分类 基本FF：无时钟信号； 时钟FF：有时钟信号。 （输入信号决定FF建立何种状态，时钟信号决定FF在何时建立状态） 以下按触发器的电路结构、触发方式、逻辑功能分别进行介绍。;5.2 SR锁存器 SR锁存器:各种触发器电路的基本组成部分，又叫 基本FF。;2．是否具有触发器的特点;_;;4. 波形分析例4.1.1 在用与非门组成的SR锁存器中，设??始状态为0，已知输入RD、SD 的波形图，试画出两输出端的波形图。(忽略门电路的传输延迟时间);5.3 时钟触发器;功能表;（2）D触发器;3. 时钟触发器按电路的结构分类;结构形式 SR锁存器+控制门 （同步SR触发器）; 高电平触发：CL