哈工大数字逻辑12单元.ppt

  1. 1、本文档共44页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
哈工大数字逻辑12单元

Unit 12;(二)不完全定义状态表的化简方法 ——用隐含表法;相容类 —— 俩俩相容的状态集合,称为相容类,如:若有(Si ,Sj )、 ( Sj ,Sm)和 ( Si ,Sm),则有相容类( Si , Sj , Sm);例:;相容类:;④ 确定原始状态表的最小闭合覆盖集; 相容类 覆盖性 闭合性 a b c d e x=0 x=1 abd √ √ √ ac b acd √ √ √ ad b ace √ √ √ ad c ab √ √ ac b ac √ √ ad Φ ad √ √ a b ae √ √ a c bd ?? √ c b cd √ √ d b ce √ √ ad c; 找出覆盖集,方案很多,如: [ abd , ace ] [ abd , ce ] [ acd , ab , ae ] ……; 讨论闭合性:; ace ;异步时序逻辑设计;异步时序电路中的状态分为稳定状态和不稳定状态两种 异步时序电路中要求只有在电路处于稳定状态时,输入信号才能发生改变,即每次输入信号发生变化后,必须等电路进入稳定状态,才允许输入信号再次发生改变;异步时序电路中: 外部时钟脉冲并不一定都送到各触发器的时钟端 输入信号都以脉冲形式出现 0——表示没有输入脉冲 1——表示有输入脉冲 3. 在同一时间内,输入脉冲只在一个输入端上出现,不允许两个脉冲同时输入。n个输入端有n+1个输入组合;例:异步时序中,X1X2X3是三个输入端,有四种输入组合:000、001、010、100 其中: 000——表示没有脉冲输入,不会使电路状态发生变化,为无效输入组合。 011、101、110、111是不允许出现的组合;例1:试用DFF设计一个X1 - X2 - X2脉冲序列检测器,其中X1 、X2为不同时出现的脉冲;X1;② 状态转换情况;④ 状态表;结论:S1S3、 S1S2 应取相邻编码;X1 X2 Y1 Y2 Y1n+1 Y2n+1 CP1 D1 CP2 D2 Z 1 0 0 0 0 0 0 × 0 × 0 1 0 0 1 0 0 0 × 1 0 0 1 0 1 0 0 0 1 0 0 × 0 1 0 1 1 × × × × × × × 0 1 0 0 0 1 0 × 1 1 0 0 1 0 1 1 0 1 1 1 0 1 0 1 1 0 1 0

文档评论(0)

shuwkb + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档