F1跑车轧马路六核心Gulftown全球首测_IT168.pdf

　　【IT168 评测】“Tick-Tock”的钟摆声音再次响起，基于全新32nm的Intel Westmere处理器已经准备就绪，尽管在微架构上没有大 幅改动，但凭着工艺上的进步，在相同的芯片大小下能容纳更多的运算核心，而且核心频率提升空间进一步扩大，同时功耗表现也 所改善。Intel计划于2010年第二季中推出首款六核心DT处理器，核心代号为“Gulftown”。日前，HKEPC首颗Gulftown六核心工程 样本，与Bloodfield四核心处理器作对比测试。 　　“Tick”——全新32nm Westmere处理器 　　为拉开与对手之间的技术距离， 2006年下半年Intel宣布推出全新“ Tick-Tock”制程与微架构发展战略，于每年推出新处理器技 术时，都具备改良微架构的全新制程，全新或大幅改良的微架构设计，以迎合未来十年甚至更远的处理器市场。每个“Tick”代表推出 具有增强微架构的新一代制程技术，与相对的“Tock”代表推出全新微架构，而每个“Tick-Tock”周期大约为2年。 　　按照“Tick-Tock”既定规划，Intel在去年第四季发布了代号为“Nehalem”全新微架构处理器，这名字来自美国俄勒冈州波特兰市的 一个小小的卫星城，它是基于“Core”微架构作出大幅改良，加入了更多有关提高性能，节能控制，多处理器扩展能力以及效能均衡 的设计，主要分为运算内核及非运算内核部份： 　　运算内核改动方面： 　　1. 再次加入Hyper-Threading技术，第三代超线程技术，可让四核心多达8个线程。 　　2. 支持VT-D虚拟化技术，增加虚拟化输入及输出设备，并提高虚拟主机的性能及效率。 　　3. 加入Turbo Mode，在相同的TDP下，动态提升在较简单线任务的执行效率。 　　4. 新增Intel SSE 4.2指令集，提升XML、字符串及文本处理能力。 　　非运算核心改动方面： 　　1. 采用了三级Cache设计，L2采用了超低延迟的设计，L3 Cache则采用共享设计。 　　2. 内建内存控制器，3 Channel设计并支持DDR3模块，带宽提升最高达3倍。 　　3. 全新QuickPath Interconnect取代传统的FSB，最高可达25.6GB/s带宽。 　　4. 模块化设计，可按需要新增及减少核心组件，以迎合不同市场。 　　“Nehalem”微架构是最近的一次“Tock”，接着即将登场的是下一代“Tick”，具备改良的备改良微架构的全新制程，代 号为“Westmere”的32nm处理器，基本上它的微架构沿自“Nehalem”处理器并加入了7条全新的指令，但改用了入第二代high-k配搭金 属闸极晶体管、代号为P1268的32nm制程，采用193浸没式微影技术(immersion lithography)于重要的金属层并配搭193奈米或248 奈米干式微影技术(dry lithography)于非重要的金属层，处理器采用9层Copper layers及low-k内部连结层(interconnect layers)，并采 用无铅和无卤素封装，而芯片尺寸将约为45nm产品的70%。 　　据Intel CEO Paul Otellini指出，全新32nm不仅有效低降所需功耗，同时也能提升核心频率，而且还可以缩小处理器核心面积， 令处理器能内建更多的运算核心或内建绘图核心、PCI-E接口及内存控制器，芯片组简化为单芯片，可进一步缩小P体积，可切换绘 图支持功能，能在内建绘图核心及独立绘图卡之间作出实时切换，达至节能省电效果。 　　为配合32nm制程的来临，Intel将会把美国境内制造设施升级，采用新一代32奈米芯片制程技术，2009至2010年间，将投入 约70亿美元于32nm制程技术上，总计美国境内32nm之投资总金额，在该期间内将达到约80亿美元，可提供 7000个工作机会。现 时位于Oregon的Fab D1D已经在试产32nm处理器，同样位于Oregon的Fab D1C将会于2009年第四季正式投产32nm制程，紧接位 于Arizona的Fab 32及New Maxcico的Fab 11X，将会于2010年完成32nm制造设施升级，预计将会于2010年下半年进行制程世代 交换。 　　根据Intel处理器最新规划，32nm Westmere处理器将会于2009年第四季开始量产，核心代号为Clarkdale的32奈米入门至主流 级DT处理器，将会于2010年第1季初出货，紧接2010年第二季中推出代号为Gulftown的32nm高阶六核心DT处理器，2010年第四季 将会再推出全新微架构的32nm处理器代号Sandy Bridge，延续Tick-Tock硅与微架构发展战略。 　　第二代Hig