- 1、本文档共38页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电子技术基础刘继承第十五章
第15章 半导体存储器与 可编程逻辑器件; ; 半导体存储器从功能上来分,可分为:随机存储器 (RAM)、只读存储器(ROM)两类。RAM主要用来存放各种现场的输入数据、输出数据和中间计算的结果,还可以用来与外界交换信息和作为堆栈使用。它的存储信息可按要求读出,也可写入或写出。ROM的信息是在专门条件下写入的,一般是不可删除更改的,只能读出,一般用来存放固定信息。 ;1.RAM的基础结构 ;主菜单;2.静态RAM ;主菜单;(1)读操作过程 ;主菜单;比静态RAM更高,价格比静态更便宜。因动态存储器靠电容来存储信息,由于总是存在有泄漏电流,故要求刷新。一般每隔2毫秒刷新一次,这一任务通常由专门的刷新电路完成。另外,由于电容信息较弱,读出时需经放大器处理。;1.ROM的基本结构 ;把ROM看作是带有一个控制端的三输入四输出的译码器。;图15.1.5所示为??15.1.4所示ROM的电路结构图、简化框图和电路点阵图。图15.1.5(a)中W0-W7为译码器输出,称字线。在图15.1.5 (c)中用跨接有二极管的字线和位线(数据线)的交叉处(真值表中输出为1)的点加小黑点表示,简化了电路。这种与功能表有一一对应关系的简化图称为“ROM电路点阵图”,又称“ROM阵列逻辑图”。;只读存储器电路比RAM简单,故而集成度更高,成本更低。且有一个重大优点是当电源去掉以后,它的信息是不会丢失的。所以在计算机中尽可能地把一些管理程序、监控程序、操作系统等一下重要程序放在ROM中。 ;主菜单;主菜单;(2)字扩展;主菜单; 早期可编程逻辑器件只有可编程只读逻辑器件(PROM)、可擦编程只读逻辑器件(EPROM)和电可擦编程只读存储器(EEPROM)三种。他们只能完成简单的数字逻辑功能。其后出现了一类结构上稍复杂的可编程芯片,即可编程逻辑器件(PLD),它能完成各种数字逻辑功能。典型PLD由一与门和一或门阵列组成,能以与或式完成大量的组合逻辑功能。 ;这阶段主要有可编程阵列逻辑(PAL)和通用阵列逻辑(GAL)。PAL由一个可编程的与平面和一个固定的或平面构成,或门的输出可通过触发器有选择地被置为寄存状态。GAL采用了EEPROM工艺,实现了电可擦除、电可改写,其输出结构是可编程的逻辑宏单元,因而它的设计具有很强的灵活性。早期的PLD共同特点是可以实现速度特性较好的逻辑功能,但其过于简单的结构也使它们只能实现规模小的电路。 ;为了弥补这一缺陷,20世纪80年代中期,Altera和Xilinx分别推出了类似于PAL结构的扩展性复杂可编程逻辑器(CPLD)和与标准门阵列类似的现场可编程门阵列(FPGA),他们具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。这两种器件兼容了PLD和通用门阵列的优点,可实现较大规模的电路。几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合均可应用FPGA和CPLD器件。;CPLD主要由可编程逻辑宏单元PLD围绕中心的可编程互联矩阵单元组成,列构如图 15.2.1 ;FPGA是与CPLD相似的另外一种门阵列可编程芯片。如图15.2.2所示。 ;在此以比较流行的Altera公司生产的MAX7000系列器件为例,来介绍CPLD的整体结构。MAX7000是用CMOS EEPROM单元实现逻辑函数的。用户可编程的MAX7000结构可容纳各种各样,独立的组合逻辑和时序逻辑函数。在设计开发和调试阶段,MAX7000器件可以快速而有效地重新编程,并保证可编程擦除100次。MAX7000系列的结构如图15.2.3所示。 ;主菜单;图15.2.4所示为MAX7128-48模块,是一个供可编程逻辑设计者编程试验的功能模块。 ;主菜单;MAX7000系列由AlteraMAX+plusⅡ开发系统支持。用户可使用MAX+plusⅡ软件对Altera公司的逻辑器件进行编程、仿真和下载调试。图15.2.6所示为下载电缆ByteBlaster该下载电缆是根据Altera公司提供的下载原理制作的。;ByteBlaster下载电缆与Altera公司的接口一般是10芯的接口, ByteBlaster顶视图如图15.2.7所示,10芯连接信号如表15.2.1。;必须指出Altera的MAX7000系列CPLD是采用IEEE1159.1JTAG接口方式对器件进行在系统编程的,在图15.2.8中与ByteBlaster的10芯接口相连的是TCK、TDO、TMS和TDI四条;JATG信号线。注:PS模式为被穿行下载模式;JATG模式为IEEE1159.1JTAG接口方式对器件进行在系统编程模式。;现场可编程门阵列是除CPLD外的另一大类PLD。它是一种新型的高密度PLD,采用CMOS-SRAM工艺
您可能关注的文档
最近下载
- 食材配送服务质量保证措施.pdf VIP
- 2025高考全国二卷语文真题试卷+解析及答案.docx VIP
- 气瓶充装安全风险管控清单.docx
- 人教版小学数学新教材培训心得体会.docx VIP
- 2025年广东兴业银行广州分行社会招聘笔试备考试题及答案解析.docx VIP
- 反洗钱法及受益所有人信息管理办法知识测试试卷.docx
- 货币金融学(第十二版)PPT课件(全).pptx VIP
- 2025年浙江省农村发展集团有限公司招聘笔试备考试题及答案解析.docx VIP
- 2025年职业技能大赛(电工赛项)理论考试题库500题(含答案).docx VIP
- 2025年大学英语四级词汇(乱序版).pdf VIP
文档评论(0)