原创力文档- 1、本文档共55页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
CH2运算方法及运算器
;第二章主要内容;2.5 定点运算器的组成;2.5.1 基本的二进制加法/减法器;全加器逻辑图及符号;由一位全加器(FA)构成的行波进位加法器;由一位全加器(FA)构成的行波进位加法器;2.5.2 多功能算术/逻辑运算单元;一、74181 ALU 芯片管脚图;二、74181 ALU 组成及功能概述;三、74181 ALU 算术/逻辑运算功能表;一位全加器;四、74181 ALU设计基本过程;1、逻辑表达式;Xi = S3AiBi + S2AiBi;2、ALU的一位逻辑表达式为：;4位之间采用先行进位（并行进位）公式;3、先行进位关系; X0 Y0;五.算术/逻辑运算的实现;六.并行加法器的进位逻辑;1、组间串行进位（74181片内并行进位）;先行进位部件（CLA）—74182;2、全先行进位逻辑级联组成的16位ALU （片内并行，组间并行） ;全先行进位32位ALU逻辑方框图;运算器小结：;2.5.4 定点运算器的基本结构;基本结构;总线(BUS)的基本概念;总线内部结构例子;总线类型;2.6 浮点运算方法和浮点运算器;浮点数的规格化表示;非754标准浮点数;非754标准浮点数;浮点加减运算的操作过程;(1) 0 操作数检查;(2) 比较阶码大小并完成对阶;对阶方法;(3) 尾数求和运算;（4）结果规格化（右规和左规）;(5) 舍入处理;IEEE754;（6）溢出处理;例题29;例题28;2.6.2 浮点乘法、除法运算;2、除法运算;3、浮点数的乘除运算步骤;2.6.3浮点运算流水线;1.流水线原理;用流水线原理：K=4 n=3 Tk = k＋(n－1)=6t
用非流水线的硬件来处理这n个任务,时间上只能串行进行,则所需时钟周期数为
TL＝n·k=12t
注意：对于流水线方式，某一个任务的总体运算时间并没有缩短，而是系统的整体运算时间缩短了。;2.流水线浮点加法器;浮点运算器实例;第一 二章小结
文档评论（0）