第二章门电路选编.ppt

第二章 门电路;0 概述;获得高、低电平的基本原理;1 分立元件基本逻辑门电路;1.1.1 二极管的开关特性;uo;1.1.2 二极管与门;A;A; 由以上分析可知：只有当 A、B全为高电平时，输出端才为高电平。正好符合与门的逻辑关系。;设： uA= 5 V，uB = uC = 0 V ;DA;或逻辑关系式：Y = A + B + C; 它有两种类型:NPN型和PNP型。 在半导体中掺入五价杂质元素，例如磷，可形成 N型半导体 在半导体中掺入三价杂质元素，如硼、镓、铟等形成P型半导体 NPN型和PNP型三极管;1.3.2 三极管的开关特性;;1.3.3 晶体管非门(反相器);2 集成门电路;; 设: uA= 0.3 V， uB= 3.6 V，则 UB1 = 0.3 + 0.7 = 1 V;设 uA= uB= 3.6 V ，输入端全部是高电平，UB1升高，足以使 T2 、T4 导通，uo = 0.3 V,Y = 0。且UB1= 2.1V，T1 发射结全部反偏。; 由以上分析可知： 当输入端 A、B均为高电平时，输出端 Y ???低电平。当输入端 A、B中只要有一个为低电平，输出端 Y 就为高电平，正好符合与非门的逻辑关系。;;74LS20内含2个4输入与非门;1、TTL系列集成电路;A; 指一个“与非”门能带同类门的最大数目，它表示带负载的能力。对于TTL“与非”门 NO ? 8。;（4）平均传输延迟时间 tpd ;;三态门逻辑符号;信号双向传输：;3 CMOS逻辑门电路;3.1 场效应管的开关特性;2、场效应管的开关特性;3.2 CMOS集成门电路;2、CMOS与非门、或非门;CMOS或非门;使用集成电路时的注意事项