第04章节组合逻辑电路New.pptVIP

第四章 组合逻辑电路;4.1概述 一、组合逻辑电路的特点 从功能上 从电路结构上 ;二、逻辑功能的描述 ;4.2.1 组合逻辑电路的分析方法;例4.2.1 分析图 4.2.1所示逻辑电路的逻辑功能。;b.化简：;c. 由上述最简逻辑式可得输出输入的真值表如表4.2.1所示;例4.2.2 分析图4.2.2所示电路的逻辑功能;练习：如图4.2.3所示电路，分析其逻辑功能。;一、逻辑抽象（将文字描述的因果事件用逻辑函数描述） 分析因果关系，确定输入/输出变量 定义逻辑状态的含意（赋值） 列出真值表 二、写出函数式 三、选定器件类型 四、根据所选器件： 逻辑式化简（用门电路实现） 变换（用MSI：中规模数字集成电路） 或用硬件描述语言（PLD：可编程逻辑器件—EDA技术） 五、画出逻辑电路图，或下载到PLD 六、工艺设计（PCB板、机箱、面板、电源、显示、控制开关）;[例4.2.2]设计一个监视交通???号灯状态的逻辑电路;设计举例：;3. 选用小规模SSI器件 4. 化简 5. 画出逻辑图;例4.2.3设两个一位二进制数A和B，试设计判别器，若AB,则输出Y为1，否则输出Y为0.;例4.2.4 设 x 和y 是两个两位的二进制数，其中x＝x1 x2，y＝y1 y2，试设计一判别器，当x y 时，输出为1； 否则为0，试用与非门实现这个逻辑要求。;则化简后的逻辑函数为;练习1.试设计一逻辑电路供三人表决使用。每人有一电键，如果他赞成，就按电键，表示为1;如果不赞成，不按电键，表示0.表决结果用指示灯表示。若多数赞成，则指示灯亮，输出为1,否则不亮为0。;4.3 若干常用组合逻辑电路;一、普通编码器;利用无关项化简，得：;二、优先编码器;实例74HC148;选通信号;附加输出信号;输 入;;控制端扩展功能举例：;;;;三、 二－十进制优先编码器74LS147;其功能表为;4.3.2 译码器(Decoder);真值表 逻辑表达式：;集成译码器实例：74HC138;74HC138的功能表：;利用附加控制端进行扩展 例：用74HC138（3线—8线译码器） 4线—16线译码器;;二、二—十进制译码器;三、用译码器设计组合逻辑电路;2. 举例;例2 试利用3线－8线译码器74HC138及与非门实现全减器，设A为被减数，B为减数，CI为低位的借位，D为差，CO为向高位的借位。;c.由74HC138的输出可知;例3 由3线－8线译码器74HC138所组成的电路如图4.3.14所示，试分析该电路的逻辑功能。;输出输入的真值表为;四、显示译码器;;2. BCD七段字符显示译码器 （代码转换器）7448 ;真值表 卡诺图;BCD－七段显示译码器7448的逻辑图;7448的附加控制信号：;7448的附加控制信号;7448的附加控制信号;;例：利用 和 的配合，实现多位显示系统的灭零控制 ;传输门（双向模拟[电子]开关）控制原理复习;4.3.3 数据选择器 一、工作原理;;例：用两个“四选一”接成“八选一”;二、用数据选择器设计组合电路;例如：;例4.3.7 分别用4选1和8选1数据选择器实现逻辑函数;双4选1数据选择器74HC153的一个4选1数据选择器的输出端逻辑函数为;(2)由8选1数据选择器实现;8选1数据选择器74HC151的输出端逻辑式为;故其外部接线图如图4.3.24所示;例4.3.6试用双4选1数据选择器74HC153构成全减器，设A为被减数，B为减数，CI为低位的借位，D为差，CO为向高位的借位;比较令：;则电路的连线图如图4.3.25所示;4.3.4 加法器;2. 全加器：将两个1位二进制数及来自低位的进位相加;二、多位加法器;2. 超前进位加法器 基本原理：加到第i位 的进位输入信号是两 个加数第i 位以前各位 （0 ~ i -1）??函数， 可在相加前由A,B两数确定。 优点：快，每1位的和 及最后的进位基本同时产生。 缺点：电路复杂。;三、用加法器设计组合电路;思考：已知X是3位二进制数(X=D2D1D0,其值小于等于5），试实现Y=3X 并用7段数码管进行显示 ? (0-9、A、b、C、d、E、F) ;4.3.5 数值比较器;二、多位数值比较器;2. 集成电路CC14585实现4位二进制数的比较;3. 比较两个8位二进制数的大小 (与教材示例74LS85不同);4.4 组合逻辑电路中的竞争-冒险现象;三、2线—4线译码器中的竞争-冒险现象 ;4