第5章锁存器和触发器[h].pptVIP

☆内容提要☆ 锁存器和触发器的电路结构与工作原理 触发器的触发方式分类及动作特点 SR和D锁存器逻辑功能及其应用 JK、D、T和T’ 触发器的逻辑功能及其应用 *触发器的VHDL描述;锁存器 latch 触发器 flip-flop 时钟 clock SR锁存器 S-R latch 特性表 characteristic table 特性方程 characteristic equation 状态图 state diagram 时序图 timing diagram 去抖电路 switch debouncer D锁存器 D latch;触发器 flip-flop 主从SR触发器 maste/slave SR flip-flop 主锁存器 master latch 从锁存器 slave latch 主从JK触发器 maste/slave JK flip-flop 边沿触发器 edge-triggered flip-flop T触发器 T flip-flop T’触发器 T’flip-flop;5.1时序电路基本逻辑单元概述;时序电路基本逻辑单元——锁存器和触发器; ;5.1.2锁存器和触发器分类及描述;描述方法：;5.2锁存器;如果与M按如图 (b)所示连接，同样，当R=1时，Q=0， =1，M==1，使得Q=0；当R由1→0后，由于M= =1，所以Q=0保持不变，即尽管R信号消失，Q=0， =1。将R=1的信号保持了，因此电路具有记忆功能。;;2.逻辑功能描述——特性表;两个输入端;输入 =0, =1时;输入 =1, =0时;输入 =1, =1时;输入 =0, =0时;与非门组成的SR锁存器： 输入低电平有效——输入端有空心圆圈，输入符号上有非号。;1. 基本RS触发器的特性表 (characteristic table );反映输入信号取值和状态之间对应关系的图形.;3.动作特点;【例5.2.1】运用SR锁存器消除机械开关振动引起的脉冲。;;§5.2.2 具有使能端的SR锁存器(S-R latch with enable );Q;CP=0时;特性表;R、S不相等时，信息传送路径的形象化表达 ：;特性方程;例：画出RS锁存器的输出波形 。假设Q的初始状态为 0。;小结;5.2.3 D锁存器;2）特性方程;5.3 主从触发器 (master/slave flip-flop);5.3.1 主从RS触发器(maste/slave SR flip-flop) ;工作原理：;工作原理：;由此得知：;;2.逻辑功能描述——特性方程：;5.3.2主从JK触发器;工作原理：;工作原理：;2.逻辑功能描述 ——特性表;特性表;例：画出主从 JK 触发器输出端波形图。;2.逻辑功能描述——特性方程：;2.逻辑功能描述——状态图：;【例5.3.1】根据JK触发器的逻辑功能和动作特点，对应如图5.3.6（a）所示输入信号变化的时序图。;3.动作特点：;Q=0时，因S=J,R=0,在CP为1的时间里，主锁存器只接受置1和保持信号，在此期间如果J为1，则在CP由1变为0时，从锁存器变为1，且只能变一次。;【例5.3.2】已知主从JK触发器的输入信号和CP信号波形如图5.3.7所示，试对应画出触发器时序图。;多输入端的JK触发器 ;5.4边沿触发器;(1) CP＝0时，G3=G4=1， G1和 G2构成的基本SR锁存器保持原状态。;1.电路结构与工作原理;逻辑功能描述 状态表：;逻辑功能描述 状态图：;边沿JK触发器的逻辑符号;例：已知维持—阻塞D触发器的输入波形，画出输出波形图，Q的初始状态为0。;【例5.4.1】已知上升沿触发的维持阻塞D触发器的输入信号和CP信号波形如图5.4.3（a）所示，试对应画出触发器时序图。;动作特点;5.5其它逻辑功能触发器;逻辑功能描述——特性表;5.5.2 T’触发器;逻辑功能描述——特性表;5.6不同触发器之间的逻辑功能转换;2．D触发器转换成T’触发器;5.6.2 JK触发器转换成其它触发器;5.6.2 JK触发器转换成其它触发器;5.7 触发器的功能描述及相互转换;SR触发器的特性表;2. JK触发器功能描述; D触发器的特性表;T触发器的特性方程;各种触发器的功能描述;5.7.2各种锁存器和触发器动作特点 ;5.8触发器应用举例;【例5.8.1】下降沿触发的JK触发器输入波形如图5.8.1所??。已知输入信号、、J和K的电压波形，试画出Q的波形。 ;CLR;+5V;D1;D1;本章小结