基于EDA技术的电子秒表设计与实现_毕业设计.doc

 PAGE \* MERGEFORMAT 1 课程设计任务书 题 目: 基于EDA技术的电子秒表设计与实现 初始条件：简述电子秒表的工作原理和方法的基础上，设计一个电子秒表，利用EDA软件完成实际、编译、综合、优化和仿真测试等功能 要求完成的主要任务: 1.秒表共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分。 2.整个秒表还需有一个启动信号和一个归零信号，以便秒表能随意停止及启动。 3.当最高位记到6时 停止计数 显示译码器全部显示零，并发出十声警报声。按下复位按钮后继续计数。 时间安排： 1）2013年7月8日，查阅相关资料，学习设计原理。 2）2013年7月9日，方案选择和电路设计仿真。 3）2013年7月10 日，电路调试和设计说明书撰写。 4）2013年7月12 日，上交设计成果及报告，同时进行答辩。 指导教师签名： 年 月 日 系主任（或责任教师）签名： 年 月 日  PAGE \* MERGEFORMAT 2 TOC \o 1-3 \h \u  摘要 1 Abstract 2 1数字秒表的设计方案 3 1.1 绪论 3 1.2 设计方案的选择与论证 3 1.2 数字秒表的性能 4 1.3 数字秒表的具体设计方案 5 2数字秒表的电路设计 6 2.1 计数模块 6 2.2 记忆模块 7 2.4 译码模块 9 2.5 标准时钟脉冲产生电路 10 2.6 整体电路 10 3数字秒表的软件设计 11 3.1 端口定义 11 3.2 数字秒表主程序 12 3.3 记数模块子程序 14 3.4 记忆模块子程序 14 3.4 选择输出模块子程序 15 4数字秒表的仿真与实验 16 4.1 数字秒表的QUARTUSⅡ软件仿真 16 4.2 EDA实验箱的硬件仿真 23 总结 25 参考文献 26 附录1 数字秒表电路图 27 附录2 数字秒表明细表 28 附录3 数字秒表源程序代码 29   PAGE \* MERGEFORMAT 38 摘要 本设计利用基于VHDL的DEA设计工具，采用大规模可编程逻辑器件的FPGA，通过设计芯片来实现系统功能。用EDA技术设计数字系统，在每一层次上，都有描述、划分、综合、和验证四种类型的工作。把系统设计输入到EDA软件，可以用图形输入，硬件描述语言或者二者的混合输入。划分、综合、和验证采用EDA软件平台自动完成。其实是采用了模块化是设计思想，将整个设计化分为计数模块、记忆模块、选择输出模块和译码模块，首先将各个模块的功能通过硬件描述语言描述出来，用QUARTUSⅡ软件仿真波形验证其正确性。在此基础上将各个模块通过原件列化语句连接在一起，构成数字秒表电路系统，实现数字秒表的各个功能。在软件设计和软件仿真完成后，再通过EDA实验箱进行硬件仿真，再次验证系统的正确性。用FPGA实现功能，使系统的可现场编程，现场仿真可像软件一样随时更改其功能，整个系统具有功耗低、多功能的特点、系统的精确度高，计时的速度快，可多路计时，比原有的控制系统既有更高的可靠性和实时性。 关键词：数字秒表；EDA;FPCA;VHDL;QURATUSⅡ;模块化  Abstract This design based on VHDL DEA design tools, the large-scale programmable logic devices FPGA, through the design chips to realize the system function. Use EDA technology to design digital system, in each level, all , classification, and comprehensive, and validation of four types of work. The system design input to the EDA software, can use graphic, language or the , comprehensive, and validation using EDA software platform done automatically. Is actually using modular design thought is, will the whole design HuaFen for counting m