基于FPGA的等精度数字频率计设计毕业设计.doc

PAGE   PAGE \* MERGEFORMAT III 课程设计 题目：基于FPGA的等精度数字频率计设计 摘 要 伴随着集成电路(IC)技术的发展，电子设计自动化(EDA)逐渐成为重要的设计手段，已经广泛应用于模拟与数字电路系统等许多领域。电子设计自动化是一种实现电系统或电子产品自动化设计的技术，它与电子技术、微电子技术的发展密切相关，它吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，促进了工程发展。 数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。采用等精度频率测量方法具有测量精度保持恒定，不随所测信号的变化而变化的特点。本文首先综述了EDA技术的发展概况，FPGACPLD开发的涵义、优缺点，VHDL语言的历史及其优点，概述了EDA软件平台QUARTUSⅡ；然后介绍了频率测量的一般原理，利用等精度测量原理，通过FPGA运用VHDL编程，利用FPGA(现场可编程门阵列)芯片设计了一个8位数字式等精度频率计，该频率计的测量范围为0-100MHZ,利用QUARTUS Ⅱ集成开发环境进行编辑、综合、波形仿真，并下载到CPLD器件中，经实际电路测试，仿真和实验结果表明，该频率计有较高的实用性和可靠性。 关键词:电子设计自动化；VHDL语言；频率测量；数字频率计 目 录  TOC \o 1-3 \h \z \u 摘 要 I 目 录 III 1. 绪 论 1 1.2 基于EDA的FPGA CPLD开发 2 1.3 硬件描述语言(HDL) 3 VHDL语言简介 3 1.4 QuartusII概述 4 2. 频率测量 6 2.1 数字频率计工作原理概述 6 2.2 采用等精度测量 本章小结 8 3. 数字频率计的系统设计与功能仿真 8 3.1 系统的总体设计 8 3.2 信号源模块 9 3.3 锁存器 12 3.4 十进制计数器 13 3.5 显示模块 14 3.5.1显示模块设计 14 3.52显示电路 15 3.5.3译码器 15 本章小结 16 结 论 16 附录：频率计顶层文件 18 信号源模块源程序 19 32位锁存器源程序 19 有时钟使能的十进制计数器的源程序 20 显示模块源程序 21  PAGE 27 1. 绪 论 21世纪人类将全面进入信息化社会，对微电子信息技术和微电子VLSI基 础技术将不断提出更高的发展要求，微电子技术仍将继续是21世纪若干年代中 最为重要的和最有活力的高科技领域之一。而集成电路(IC)技术在微电子领 域占有重要的地位。伴随着IC技术的发展，电子设计自动化(Electronic Design Automation, EDA)己经逐渐成为重要设计手段，其广泛应用于模拟与数字电 路系统等许多领域。 EDA是指以计算机大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术[1]。 VHDL（超高速集成电路硬件描述语言）是由美国国防部开发的一种快速设计电路的工具，目前已经成为IEEE（The Institute of Electrical and Electronics Engineers）的一种工业标准硬件描述语言。相比传统的电路系统的设计方法，VHDL具有多层次描述系统硬件功能的能力，支持自顶向下（Top_Down）和基于库（LibraryBased）的设计的特点，因此设计者可以不必了解硬件结构。从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用VHDL对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的CPLD器件中去，从而实现可编程的专用集成电路（ASIC）的设计。 数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差，可靠性差。随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言。将使整个系统大大简化。提高整体的性能和可靠性。 数字频率计是通信设备、音、视频等科研生产领域不可缺少的测量仪器。采用VHDL编程设计实现的数字频率计，除被测信号的整