计算机组成原理复习浅析.pptVIP

复 习;第一章 计算机系统概论;3、计算机系统的层次结构 1级：微程序设计级 直接由硬件执行 2级：一般机器级 微程序 3级：操作系统级 操作系统 4级：汇编语言级 汇编程序 5级：高级语言级 编译程序;第二章 运算方法和运算器;3、定点数的乘法 不带符号的阵列乘法器 这种乘法器实现n位×n位时，需要n(n-1)个全加器和n2个与门。如果是m位×n位呢？ 5位×5位不带符号的阵列乘法器逻辑电路图原理 带符号的阵列乘法器 对2求补器电路图原理 (n+1)×(n+1)位带求补器的阵列乘法器框图 例20、21;4、定点数的除法 原码除法算法的原理 可控加法/减法(CAS)单元 不恢复余数的阵列除法器(加减交替法) 例23 5、定点运算器的组成 74LS181与74LS 182构成16、32、64位并行加法实现原理 能阐述其并行加法的实现过程，并画出连接原理框图 ;6、浮点数 浮点数的表示：一般规格化表示（尾数用原码、补码表示） IEEE754标准下，32位浮点数的规格化表示（真值与浮点数格式转换） 一般规格化表示的32位浮点数，754标准下表示的32位浮点数，所能表示的最大、最小正数、负数（即范围）的计算 浮点数的加法、减法运算（重点是尾数的规格化、阶码的溢出判断） 浮点数的乘除法运算（重点是尾数的规格化、阶码的溢出判断）;作业 P63， T1，T2 ， T3， T5，（1），（3） P64，T6，（3 ），T7，（1），T9，（2），T10（1） ;第三章 内部存储器;2、SRAM： （1）静态SRAM存储信息的基本原理 SRAM是用一个锁存器（触发器）作为存储元。任何一个SRAM都有三组信息线与外部打交道：地址线、数据线、控制线。 （2）SRAM的存储元阵列工作原理与逻辑结构 目前的SRAM芯片都采用双译码方式：将地址分成x向、y向两部分。而数据宽度由1位、4位、8位。 图3.3表示的逻辑结构图的工作原理。 图3.4的读/写周期波形图。;3、DRAM： （1）DRAM存储信息的基本原理 图3.6的DRAM存储元的写、读、刷新操作原理。 （2）逻辑结构图 图3.7的DRAM逻辑结构图的实现原理 （3）DRAM的刷新意义与刷新方式 集中式刷新：DRAM的所有行在每一个刷新周期中都被刷新。 分散式刷新：每一行的刷新插入到正常的读/写周期中。;4、存储器的容量扩展方法 （1）芯片数量计算 使用l×k位的芯片扩充为M×N位的存储体，共需（M/l）×(N/k)个存储器芯片。 （2）芯片连接图 注意标识清楚数据线、地址线及控制线(CS、R/W) 5、高级的DRAM CDRAM是在通常的DRAM芯片内又集成了一个小容量的SRAM。 CDRAM的工作原理：即可实现猝发式读取。 图3.13的1M×4位CDRAM芯片结构框图的工作原理。;6、ROM 各种ROM的存储原理：ROM（掩模ROM、可编程ROM（EPROM、E2PROM））、FLASH的存储原理。 7、并行存储器 （1）双端口存储器提高访问速度的原理 图3.24的双端口存储器IDT7133逻辑结构图的工作原理 （2）多模块交叉存储器提高访问速度的原理，带宽的计算 图3.26交叉存储器的工作原理、例5 （3）二模块交叉存储器实例分析，地址的分配 图3.29的工作原理。;8、cache存储器 （1）cache的作用、功能与实现的基本原理 （2）cache命中率的计算 （3）主存与cache之间的地址映射方法 全相联映射、直接映射、组相联映射 （4）Cache数据更新的策略 替换策略（LFU、LRU、随机替换） 写回策略（写回法、全写法、写一次法） 9、作业：P101，第2题，3题，P102，第7，8，第9题，第10，11题;第四章 指令系统;第五章 中央处理机;2、指令周期的概念 指令周期是取出一条指令并执行这条指令的时间。CPU周期也称为机器周期，即从内存中读取一个指令字的最短时间。时钟周期常称为节拍脉冲或T周期，它是处理操作的最基本单位。 MOV指令、LAD指令、ADD指令、STO指令、JMP指令的指令周期 3、方框图语言描述指令周期 图5.14的方框图表示指令周期方法，例1。;4、时序的意义、发生方式，时序的控制方式 计算机的协调动作需要时间标志，而时间标志则是用时序信号来体现的。 硬布线控制器中，时序信号往往采用主状态周期-节拍电位-节拍脉冲三级体制。 微程序控制器中，时序信号一般采用节拍电位-节拍脉冲二级体制。 时序信号产生器的组成：时钟源、环形脉冲发生器、节拍脉冲和存储器读/写时序、启停控