D01_EDA技术实现编码器_Verilog探究.pptVIP

数字部分第一次课程;本学期课程安排;本学期课程安排;本学期课程安排;使用ISE工具进行EDA设计的方法步骤;XilinxFPGA的开发流程;可用资源 4个七段数码管（AN3-AN0）（不含8421译码）； 8个LED指示灯（LD7-LD0）； 4个按键开关（BTN3-BTN0）； 8个滑动开关(SW7-SW0)； 1个PS/2接口； 1个8位VGA显示接口 ； 4个6针PMOD用户扩展接口; 可配置晶振（25，50，100MHz）; USB 2.0接口。 ;;BASYS2各IO管脚定义;1. 新建工程 ;（2）在 ISE13.1 软件环境下,开启一个新的工程: File ? New Project.;（3）单击next,下一个画面就是设定硬件FPGA的参数---请对照实验板芯片系列进行选择 ;（4）点击next. 此时出现此项目所有设定的信息，若需重新设定,则可back. 若无误,则按finish ;2.创建新的Verilog源;（3）点击next,出现New Source Wizard,设定此设计的输出输入信号.;（4）点击next,出现Summary,设点击finish,完成此设计的输出输入信号.;（5）按next,再按finish;此时项目加入此模块之后,在Sourcees 的窗口中会出现led.v 的编辑窗口. （6） 在Project Navigator右边的工作区可以看到LED.v的文件内容,此时可以修改或改变设计内容,在修改完成之后,利用File?Save来储存文件. （7）在撰写LED.v 内容之时,可以參考ISE所附的语言模板Language Template. 在本实验中我们需要了解计数器模块，点击软件界面上方的语言模板的快捷键，然后选择“Verilog _ Synthesis Constructs _ Coding Examples _ Counters”，然后选择所需的计数器类型以做参考。;实验代码如下： ////////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date: 12:07:24 06/21/2011 // Design Name: // Module Name: led // ////////////////////////////////////////////////////////////////////////////////// module led( input clk, input reset, output [3:0] led_out ); reg [26:0] counter; always @(posedge clk) begin if (reset) counter = 0; else counter = counter + 1; end // assign led_out = counter[3:0]; // 仿真时将counter的低4位传给led_out以提高频率，加快仿真速度 assign led_out = counter[26:23]; // 实际下载时将counter的高4位传给led_out以降低频率，看到led灯闪烁 endmodule ;（1）双击Synthesize - xst进行编译纠错,以确认设计的正确与否。 （2）点开综合选项，双击View RTL Schematic，并选择Start with a schematic of the top-level block选项;（3）点击OK，出现设计的整个电路模块图;（4）直接双击电路顶层，查看内部电路模块;（5）如果需要查看设计内部具体有哪些实际资源组成，则可以点开综合选项，双击“view technology schematic”;（6）点击OK，出现设计顶层;（7）直接双击顶层电路，则可以看到设计的内部电路是由哪些资源组成的。;（8）在Processes的窗口中,直接以鼠标双击Generate Programming File 的选项.此时ISE 会自动执行并产生可以下载的.bit 类型文件,此步骤是最直接验证设计工作的正确性与否.---可以等待仿真验证后再执行。 （9）若在每一个步骤后都出现绿色的打勾,代表程序成功跑完而没有错误和警告。若有黄色的警告，一般可以忽略。若有一个程序都出现红色打叉[X]的符号,代表有错误,可以依显示结果来侦错. ---可以等待仿真验证后再