数字信号的存储.pdfVIP

第3章 数字信号的存储 本章首先介绍具有记忆功能的单元电路——触发器， 然后介绍具有暂存功能的寄存器，以及大量二进制 信息的存放“仓库”——存储器。 3.1二进制存储单元 3.1.1基本RS触发器 触发器是构成时序电路的基本逻辑单元。基本触发器是能记忆 1位二进制信息的电路，有三种基本电路。 非门组成 与非门组成 或非门组成 ? 非门组成的基本触发器 Q 和 Q 相互交叉连接，所以两者一定为互补输出， Q =0时，Q =1；反之也行。但是 Q 是0还是1，不能人为控 制，是随机的。 ? 与非门组成的基本触发器 为了能实现寄存信息的控制， 在电路中引入二个输入端 R D ( R D ) 和 S D ( S D ) 端。 变为 状态，称为置位 置 S D ? 0, RD ?1 Q 1 ( 1) 变为 状态，称为复位 置 RD ? 0,S D ?1 Q 0 ( 0) 触发器的状态不变，由原状态决定， RD ? SD ?1 称为保持。 R ? S ? 0 触发器的状态具有随机性，实际使用 D D 时应避免，通常称为禁用。 两个低电平同时消失时，输出为0或1不确定，决定于门的 传输时间快慢。 1 1 1 0 0 1 1 1 1 0 0 1 1 1 若门1的传输时间快 若门2的传输时间快 RD ? SD ? 0 时，触发器的状态是定的，都为1 、 同时从0变为1后，输出为0或1不确定，决定于门 RD SD 的传输时间快慢。 R ? S ? 0 触发器的状态具有随机性，实际使用 D D 时应避免，通常称为禁用。 上述功能通常用真值表描述 RD SD Q Q 说明 0 0 × × 禁用 0 1 0 1 置0 1 0 1 0 置1 1 1 — — 保持 RD SD Q Q 原始态复位 保持 不定 置位 ? 或非门组成的基本触发器 RD SD Q Q 说明 0 0 — — 保持 0 1 1 0 置1 1 0 0 1 置0 1 1 × × 禁用 Q “0”还是“1” Q 态无法确定 二、基本RS触发器的动态特性 动态特性是指输入信号、CP脉冲及状 态翻转之间的时间关系。 假定 R D、S D原都为“1”，Q为“0”状 态。每个与非门的延迟时间为1tpd。 若 R D ? 1 、 S D ? 0 ，则经1tpd延时Q变高， 再经1tpd后， 变低。Q 若 R D ? 0 、 S D ? 1 ，则经1tpd延时先 Q 变高，再经1tpd后，Q 变低。 可见，从输入状态变化到输出状态改变，R D 和 S D 的高低电平时间都应＞2tpd。 ? 基本RS触发器应用举例 用基本RS触发器实现无弹跳开关。 电路 波形 3.1.2 电平触发的触发器 在时序逻辑电路中，一般要求用一个统一 的时钟信号来协调整个电路的工作。有时 钟信号时，电路的输出状态可能翻转，否 则电路的输出状态就不变。简单地说，电 路输出状态的改变与时钟信号出现是同步 的，所以也称同步触发器。 一、