第12章 集-成电路设计方法.pptVIP

;第12章 集成电路设计方法 ;12.1 全定制（Full Custom）设计方法;全定制（Full Custom）IC的特点; 12.2 门 阵 列 门阵列设计技术彻底地解决了信号位置的限制，它更符合我们的设计习惯，将一切的逻辑设计，不论是组合逻辑还是时序逻辑，均以门逻辑及其门逻辑构成的功能块进行表述，电路规模不再以集成了多少晶体管进行衡量，而是用集成了多少标准门进行标度。严格地讲，门阵列不是一个实现逻辑的电路结构，它是一种版图形式。门阵列电路在ASIC市场份额中占据了很重要的地位。门阵列由于其设计过程自动化程度高，设计和制造周期较短，价格较低，特别适宜批量较小的ASIC设计。; 其显著特点是器件结构已预先制造好，即是说基片上已预先制造好固定的晶体管或者门单元阵列，以及固定的输入输出压焊点和固定的布线通道(门海除外)。这种功能未经定义的基??通常称为门阵列母片。 门阵列电路的设计广泛采用CAD系统。由于门阵列设计都具有较高的自动化水平，只要求ASIC设计者掌握一定的IC知识就可以进行设计。其设计的复杂性往往取决于计算机辅助设计工具的功能和性能。; 门阵列最早的研究工作起始于60年代中期，由于当时尚不具备门阵列开发技术的支持工具，加之当时整个IC工艺水平尚低，因而门阵列技术未达到实用水平。80年代以后，随着集成技术一日千里的飞速进步和CAD／CAT系统的建立和完善，门阵列的研制生产获得重大突破，各类门阵列产品竞相涌现，门阵列进入快速发展的崭新阶段。90年代则出现了FPGA，门阵列技术进入到更高的发展阶段。; 门阵列是一种规则化的版图结构。门阵列版图采用行式结构，在单元行内规则的排列着以标准门定义的门单元，图12.1是一个58个引脚、112标准门容量的门阵列示意图，它的单元构成14×8阵列，这是一个门阵列的早期版本，但这个图最形象地说明了什么是门阵列。在实现具体电路时，门阵列中的单元结构是可改变的，并不是机械的以标准门进行连接，也就是说，所谓的标准门是用于定义门阵列规模的参考。;58个引脚、112标准门容量; 以现在被广泛应用的CMOS门阵列为例，它的规模是以标准二输入“与非门”或二输入“或非门”进行定义。这样的一个标准门有两对MOS管：两只PMOS和两只NMOS，它也被称为四管单元。如果说4000门规模，则表示在门阵列的内部将有16000只MOS管，这里并未计及I/O单元引入的晶体管数量。在每个单元中的两对管子通过适当的连接就可实现二输入“与非门”、“或非门”或“倒相器”、“传输门”的功能，也可与其他单元适当连接实现多输入的门电路功能。当然，将门单元通过连接就能够构成时序逻辑。; 1 门阵列单元 有多种工艺技术支持门阵列的实现，主要有TTL，ECL，CMOS等。CMOS门阵列，由于其单元结构简单，单元内部连接以及单元与外部的通信容易实现等优点，得到广泛应用。尤其是硅栅CMOS电路，除了硅栅MOS器件本身特性优良外，由硅栅工艺制作的多晶硅连接条使布线的灵活性大大提高。在VLSI技术中主要采用硅栅CMOS结构的门阵列。下面将介绍CMOS门阵列的单元结构及其应用。 ;单元本身带有多晶硅桥; 图B是一种硅栅CMOS门阵列的单元和多晶硅桥的结构图，在实际的设计中，单元版图是多种多样的，但基本的结构大致相同。 这是一个p阱硅栅CMOS工艺结构的门阵列版图的局部，这个局部版图不包括金属布线图形。在实现具体逻辑时，根据所要实现的逻辑，在这个基本版图上设计金属连线即可。在门阵列单元中，所有的NMOS晶体管的尺寸是相同的，所有的PMOS晶体管的尺寸也是相同的。为了说明布线通道，将规则的多晶硅桥也示于了图上。; 固定门阵列的结构与此相同，对于优化门阵列，多晶硅桥并不是这种规则结构，而是不等间隔结构，在需要跨接的地方才出现多晶硅桥，并且桥的长度也由跨过的水平连线的多少确定。在门阵列单元中，为了适应各种复杂的布线要求，在扩散区和引线上开了许多的引线孔。将来在不需要引线的地方，那些引线孔将被一些小的金属块所覆盖。在单元的基础上，设计系统根据各种具体逻辑单元电路结构，确定了一些基本的连接方法，作为数据库存放在系统中。在实现具体的逻辑时，这部分的内容是通过调用数据库实现连接，集成电路中的线网则是通过布线系统实现。; 如果将该门阵列芯片 的金属层、二氧化硅 层、多晶硅层等去除， 其单元掺杂图形如图 12.3 所示，从这个图 上我们可以清楚地看 到由于多晶硅对掺杂 过程的阻挡作用，虽 然在版图上是完整