第12章触发器综述.ppt

第6章 触发器和时序逻辑电路 §6.1 概述 §6.2 触发器的电路结构和动作特点 §6.3 触发器的逻辑功能及其描述方法 §6.4 时序逻辑电路的分析方法 §6.5 常用的时序逻辑电路 6.1 概述 定义：能够存储1位二值信号的单元电路统称为触发器。 特点：1、具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1,或二进制数的0和1。 2、根据不同的输入信号可以把输出置成1状态或0状态。在输入信号消失后，能将获得的新状态保存下来。 一、触发器的定义 根据电路结构形式不同 基本RS触发器 同步RS触发器 主从触发器 边沿触发器 根据逻辑功能不同 RS触发器 JK触发器 D触发器 T触发器 分类： 触发器原来的状态：初态，（现态） Qn 触发器新的状态：次态， Qn+1 根据存储数据的原理不同 静态触发器 动态触发器 在前面所学习的组合逻辑电路中， 仅仅决定于 而在“时序逻辑电路”中， §6. 2 触发器的电路结构和动作特点 6.2.1 基本 RS 触发器 基本RS触发器（又称R-S锁存器）是各种触发器电路中结构形式最简单的一种。同时，它又是许多复杂电路结构触发器的一个组成部分。 与非门组成的基本RS触发器 电路结构 符号 S：置位端，R：复位端，D：直接Derect 工作原理： SD RD Qn Qn+1 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 1 1 1 0 0 1 0 1 1 1 1 0 0 1 保持 特性表 SD RD Qn Qn+1 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 保持 置0 1 1 1 0 0 1 1 0 SD RD Qn Qn+1 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 0 SD RD Qn Qn+1 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 保持 置0 置1 1 1 禁止 1 1 4. 输入 = 0， = 0 时 ： 假设 b 门翻转快 1 0 1 1 0 0 1 当 = = 0同时变为 1 ，翻转快的门输出变为0，另一个门则不翻转。 1 假设 a 门翻转快 1 1 0 0 1 0 1 1 1 SD RD Qn Qn+1 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 0 1 0 0 1 1 保持 置0 置1 1 1 禁止 特性表可简化为 SD RD Qn+1 1 1 1 0 0 1 0 0 Qn 0 1 × 保持 置0 置1 禁止 动作特点： 1、输入信号直接控制输出端的状态→ 抗干扰能力差 2、输入信号之间有约束。约束条件：RDSD＝0 基本 R-S 触发器的小结 或非门组成的基本RS触发器 电路结构 符号 S：置位端，R：复位端，D：直接Direct 6.2.2 同步RS触发器的电路结构与动作特点 为了协调各部分的动作，常常要求某些触发器于同一时刻动作，为此，必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。 同步信号亦称做时钟脉冲信号、时钟信号、时钟、CP受CP控制的触发器叫做时钟触发器。 一、电路结构与工作原理 “ 同步 ”的含义：由时钟CP决定R、S能否对输出端起控制作用。 CP＝0时，G3、G4禁止，Qn+1＝Qn CP＝1时，G3、G4导通，功能与基本RS触发器完全相同。 输入控制门 基本RS触发器 简化特性表为 CP S R Qn+1 0 × × 1 0 0 1 0 1 1 1 0 1 1 1 Qn 0 1 × 保持 置0 置1 禁止 Qn 符号 二、动作特点： CP＝0时，S、R不起作用，触发器输出端状态保持不变 在CP＝1的全部时间里，S或R的变化都能引起触发器输出端状态的改变 CP=1时，若输入信号多次发生变化，则触发器状态多次发生翻转，因此其抗干扰能力差 CP＝1时