第2章ARM处理器和架构.ppt

第2章 ARM处理器和架构;提纲;ARM是什么？;1、ARM处理器概述;ARM产品简介;1.2ARM指令集体系结构版本（1）;1.2ARM指令集体系结构版本（2）;1.2ARM指令集体系结构版本;1.2ARM指令集体系结构版本（3）;1.2ARM指令集体系结构版本（4）;1.2ARM指令集体系结构版本（5）;1.2ARM指令集体系结构版本（6）;1.2ARM指令集体系结构版本（7）;1.2ARM指令集体系结构版本（8）;;1.3 ARM微处理器系列;;;;;1.3 ARM微处理器系列;x86架构与ARM架构对比（1）;x86架构与ARM架构对比（2）;x86架构与ARM架构对比（3）;x86架构与ARM架构对比（4）;x86架构与ARM架构对比（5）;x86架构与ARM架构对比（6）;1.3 ARM微处理器系列;2、ARM9处理器架构;2.1ARM9 寄存器（1）;2.1ARM9 寄存器（2）;2.1ARM9 寄存器（3）;2.1ARM9 寄存器（4）;2.1ARM9 寄存器（5）;2.2流水线技术和哈佛体系结构（1）;2.2流水线技术和哈佛体系结构（2）;2.2流水线技术和哈佛体系结构（3）;2.2流水???技术和哈佛体系结构（4）;2.2流水线技术和哈佛体系结构（5）;2.2流水线技术和哈佛体系结构（6）;指令寄存器;2.2流水线技术和哈佛体系结构（8）;2.3CP15协处理器(1);CP15协处理器(2);;3、ARM9处理器的内存管理; 当ARM要访问存储器时，MMU先查找TLB （Translation Lookaside Buffer，旁路转换缓冲)中的虚拟地址表。如果TLB中没有虚拟地址的入口，则转换表遍历硬件会从存放在内存的转换表中获得转换和访问器权限。一旦取到，这些信息将被放到TLB中，这时访问存储器的TLB入口就拿到了。（1.?C（高速缓存）和B（缓冲）位被用来控制高速缓存和写缓冲，并决定是否高速缓存。（如果系统中没有高速缓存和写缓冲，则对应的位将被忽略）?2.?访问权限和域位用来控制访问是否被允许。如果不允许，则MMU将向ARM处理器发送一个存储器异常；否则访问将被允许进行。?3.?对没有高速缓存的系统（包括在没有高速缓存系统中的所有存储器访问），物理地址将被用作主存储器访问的地址。对有高速缓存的系统，在高速缓存没有选中的情况下，物理地址将被用行取(line?fetch)的地址。如果选中了高速缓存，则物理地址将被忽略。）;3.2ARM9内存管理（1）;3.2ARM9内存管理（2）;3.2ARM9内存管理（3）;3.2ARM9内存管理（4）;3.2ARM9内存管理（5）;3.2ARM9内存管理（6）;3.2ARM9内存管理（7）; 3.2ARM9内存管理（8）;3.2ARM9内存管理（8）;3.2ARM9内存管理（9）;3.2ARM9内存管理（10）;;4、ARM9异常;4.1ARM9异常（2）;4.1ARM9异常（3）;4.1ARM9异常（4）;4.2ARM9异常处理向量表;4.3ARM9异常处理过程;小结;谢谢！;CISC和RISC（1）;CISC体系的优缺点;RISC体系的优缺点;Tightly Coupled Memory 紧致内存（1）;Tightly Coupled Memory 紧致内存（2）;Embedded Trace Macrocell 嵌入式跟踪宏