网站大量收购闲置独家精品文档,联系QQ:2885784924

第二章基本逻辑运算及集成逻辑门-课件.ppt

第二章基本逻辑运算及集成逻辑门-课件.ppt

  1. 1、本文档共46页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第二章基本逻辑运算及集成逻辑门-课件

第二章 逻辑代数与逻辑函数;2.1 基本逻辑运算;2.1.1 与逻辑(与运算、逻辑乘);2.1.1 与逻辑(与运算、逻辑乘);2.1.2 或逻辑(或运算、逻辑或);2.1.3 非逻辑(非运算,逻辑反);2.2 常用复合逻辑;2.2.1 与非逻辑 – 与非门;2.2.2 或非逻辑 – 或非门;2.2.3 与或非逻辑 – 与或非门;2.2.4 “异或”逻辑及“同或”逻辑;1、异或逻辑 – 异或门;2、 同或逻辑 – 同或门;3、反函数;2.2.4 多变量的“异或”运算;多变量的“异或”逻辑 输入变量中,有奇数个1时,输出值为1; 反之,输出值为0。 应用于奇偶校验 偶校验码校验位的产生电路; 奇校验码的接收端的错码检测电路。 ;2.2.4 多变量的“同或”运算;偶数个变量的“同或” = 这些变量的“异或”之非 奇数个变量的“同或” = 这些变量的“异或”;2.3.1 正负逻辑;2.3.2 逻辑运算的优先级别;2.3.3 逻辑运算的完备性;2.4 集 成 逻 辑 门;2.4.1 TTL与非门;R;2、主要参数;开门电平UON 保证与非门输出标准低电平时,允许输入的高电平的最小值 1.4-1.8V 关门电平UOFF 保证与非门输出标准高电平的90%(2.7 V)时,允许输入的低电平的最大值 0.8-1 V;高电平噪声容限(高电平干扰容限)UNH 在保证与非门输出低电平的前提条件下, 允许叠加在输入高电平上的最大负向干扰电压; UNH=UIH-UON=3-1.8=1.2V。 高电平噪声容限(低电平干扰容限)UNL 保证与非门输出高电平的前提下,允许叠加在输入低电平上的最大正向干扰电压; UNL=UOFF-UIL=0.8-0.3=0.5V。;导通延迟时间tpHL 从输入端接入高电平开始,到输出端输出低电平为止,所经历的时间; 截止延迟时间tpLH 从输入端接入低电平开始,到输出端输出高电平为止,所经历的时间 平均传输延迟时间tpd; 扇入系数NI 扇入系数是门电路的输入端数。一般NI≤5,最多不超过8。当需要的输入端数超过NI时,可以用与扩展器来实现。 扇出系数NO 在保证门电路输出正确的逻辑电平和不出现过功耗的前提下,其输出端允许连接的同类门的输入端数。一般NO≥8,NO越大,表明门的负载能力越强。 ;2.4.2 OC门和三态门;1、OC门(集电极开路门);OC门 – 线与;2 、三态门(TS门或TSL门);G = 0 正常的与非门 G = 1 禁止???态 输出端相当于悬空 三态门与负载之间 无信号联系 注意 禁止状态不是逻辑状态 三态门不是三值逻辑门;3、 三态门和OC门的性能比较 三态门的开关速度比OC门快。 允许接到总线上的三态门的个数,原则上不受 限制,但允许接到总线上的OC门的个数受到上 拉电阻取值条件的限制。  OC门可以实现“线与”逻辑,而三态门则不能。;2.4.3 MOS集成逻辑门;1、 CMOS反相门(CMOS非门);2、CMOS与非门;2、CMOS与非门;3. CMOS或非门;3. CMOS或非门;4. CMOS传输门;4. CMOS传输门;5. CMOS三态非门;CMOS逻辑电路的特点;2.4.4 集成逻辑门使用中的实际问题

文档评论(0)

wuyoujun92 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档