数字电路及系牡统设计ch4.pptVIP

数字电路及系统设计 第四章 组合逻辑电路 七段显示器的结构——由8个发光二极管构成 例2:设计一个四输入变量,显示英文字母OHELP 。 (1) 根据逻辑要求列真值表 集成电路规模的划分: 小规模集成电路SSI—— 器件集成。如与非门等 中规模集成电路MSI—— 构件集成。如数据选择器、译码器、编码器、计数器、寄存器等。 大规模集成电路LSI——子系统集成。LCD控制器、按键显示扫描管理器等。 超大规模集成电路VLSI——系统集成。 单片机、处理器（CPU）等。 4.3中规模组合电路器件 4.3.1编码器 1. 8/3线优先编码器（74148） 逻辑符号 4.3.2译码器 译码: 把二进制代码转换成一般信号输出 应用: 1.作为函数发生器 例:用3/8译码器构成F1=A⊕B⊕C F2=∑m(1,2,3,5,6,7) 2.作为数据分配器 集成BCD码/七段显示译码/驱动器7448 4.3.4 数据分配器 应用: 多路选择器、分配器构成的单向总线 多路信号采用一条信号线分时传送 4.3.5数值比较器的定义及功能 数值比较器:两数A、B进行比较，以判断其大小的逻辑电路。 例：用4位加法器设计一个代码转换电路。当控制信号X=0时，输入8421BCD码，输出余3码;当X=1时，输入余3码，输出8421BCD码。 例：用4位加法器设计一个代码转换电路。当控制信号X=0时，输入8421BCD码，输出余3码;当X=1时，输入余3码，输出8421BCD码。 4.4 组合逻辑中的竞争冒险 电路输出信号与输入信号不符合应有的逻辑关系。 2.消除竞争冒险的方法 (1)增加封锁脉冲 3、修改逻辑设计若卡诺图中乘积项相邻 (圈相切) ,当相邻项取值不同的信号变化时将存在竞争冒险。(取值相同的信号满足逻辑值)可改变电路,增加冗余项（包含相切圈的相邻最小项）代表的逻辑门，屏蔽互补信号的影响 。 例:采用四位全加器74283实现一位8421BCD码加 法电路 解: ① 若和小于等于9结果正确 ②若和大于9则结果错误，若要得 到正确结果，则需加6(011)修正 ③若和产生进位，则结果错误，也需加6修正。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 一位BCD码加法器调整表 十进制数 S(10) 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 二进制 Cout(2) 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 加法器 S(2) 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 0000 0001 0010 BCD Cout(bcd) 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 加法器 S(bcd) 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 0000 0001 0010 0011 0100 0101 0110 0111 1000 BCD 调整 +0000 +0000 +0000 +0000 +0000 +0000 +0000 +0000 +0000 +0000 +0110 +0110 +0110 +0110 +0110 +0110 +0110 +0110 +0110 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. C(S＞9)的卡诺图 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 1.竞争冒险的概念及其产生的原因 竞争——由于信号通过逻辑门有传输时间延迟，同时输入电路的信号通过不同途径到达同一个门的时间有先后。 冒险——由于竞争原因造成逻辑门错误输出干扰脉冲的现象。 Evaluation on