数字电路基吹摹课件-数字教案(第4章).ppt

第四章 组合逻辑电路;本章重点: 组合逻辑电路在电路结构和逻辑功能上的特点 组合逻辑电路的分析和设计方法 常用中规模集成组合电路器件的应用 竞争－冒险现象及其成因，消除竞争冒险现象的方法;4.1 概述;Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd.;4.2 组合逻辑电路的分析方法和设计方法;例：4.2.1;Y2=DC+DBA Y1=D’CB+DC’B’+DC’A’ Y0=D’C’+D’B’;当DCBA表示的二进制数小于或等于5时Y0为1，当在6和10之间时Y1为1，而当这个二进制数大于或等于11时Y2为1。 因此，这个逻辑电路可以用来判别输入的4位二进制数数值的范围。;输入;输入;输入;输入;;4.2.2 组合逻辑电路的设计方法;一、逻辑抽象 分析因果关系，确定输入/输出变量 定义逻辑状态的含意（赋值） 列出真值表 二、写出函数式 三、选定器件类型 四、根据所选器件： 对逻辑式化简（用门??? 变换（用MSI） 或进行相应的描述（PLD） 五、画出逻辑电路图 六、工艺设计 ;Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd.;例：设计一个三人表决电路，结果按“少数服从多数”的原则决定。 ;(4) 画出逻辑图 （图a） 如果要求用与非门实现该逻辑电路，就应将表达式转换成与非－与非表达式： 逻辑图为图b所示。;三条生产线：1号线10kw， 2号线20kw， 3号线30kw，由2台发电机提供，1号机20kw，2号机40kw。;设计举例：;设计举例：;设计举例：;Z=(RA’G’+R’AG’+R’A’G)’;4.3 若干常用组合逻辑电路;一、普通编码器;3位二进制编码器有8个输入端，3个输出端，所以常称为8线—3线编码器;利用无关项化简，得：;2、二—十进制（BCD）普通编码器　;二、优先编码器;;8线-3线优先编码器 输入：高电平有效 输出：输出原码 ;8-3线优先编码器74148;8-3线优先编码器74148;8-3线优先编码器74148;输 入;;由两片74148组成的16-4线编码器;1、输入： 的优先权最高;Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd.;2、二-十进制优先编码器;　;Y’3=（I8+I9）’ Y’2=（I7I’8I’9+I6I’8I’9+I5I’8I’9+I4I’8I’9）’ Y’1=（I7I’8I’9+I6I’8I’9+I3I’4I’5I’8I’9+I2I’4I’5I’8I’9）’ Y’0=（I9+ I7I’8I’9+I5I’6I’8I’9+I3I’4I’6I’8I’9+I1I’2I’4I’6I’8I’9）’;4.3.2 译码器;一、二进制译码器;3线-8线译码器;用二极管与门阵列组成的3线－8线译码器;集成译码器实例：74138;74138的功能表：;74138的应用 － 译码器的扩展;3线-8线译码器的应用： 1、实现逻辑函数 2、带使能端的译码器可作为数据分配器 3、实现存储系统的地址译码 4、和计数器一起构成顺序脉冲发生器;用译码器设计组合逻辑电路;一般步骤： 1、写出最小项之和的形式，并变换为与非-与非式 2、画出用二进制译码器和与非门实现此函数的接线图; 利用74138设计一个多输出的组合逻辑电路，输出逻辑函数式为： ;构成数据分配器;二、二—十进制译码器;A3;三、显示译码器;半导体数码管（ LED） 优点是工作电压较低（1.5～3V）、体积小、寿命长、亮度高、响应速度快、工作可靠性高。 缺点是工作电流大，每个字段的工作电流约为10mA左右。 液晶显示器（LCD） 优点是功耗极小，工作电压很低。 缺点是本身不会发光，亮度差，响应速度慢。;七段显示译码器7448是一种与共阴极数字显示器配合使用的集成译码器，它的功能是将输入的4位二进制代码转换成显示器所需要的七个段信号a～g。;2. BCD七段字符显示译码器 （代码转换器）7448 ;BCD－七段显示译码器7448的逻辑图;真值表 卡诺图;;7448的附加控制信号：（2）;7448的附加控制信号：（3