从Simulink模型自动生成VHDL代码_省略_基于DSPBuilder的FP.pdf

自动化技术 张志亮等: 从 Sim ulink 模型自动生成 VHDL 代码 基于 DSP Builder 的 FPGA 设计流程 从 Simulink 模型自动生成 VHDL 代码 基于 DSP Builder 的 FPGA 设计流程 张志亮, 赵　刚, 齐星刚 ( 四川大学 电子信息学院 　四川 成都　610065) 摘 　要: 介绍了基于 A ltera 提供的 DSP Builder 开发工具从 Simulink 模型自动生成 V HDL 代码的一种新的 FP GA 设计 流程, 并基于此流程实现了一个 7 阶 F IR 数字低通滤波器。 关键词: DSP Builder; Simulink; 自动生成; FPG A 设计流程 中图分类号: T P 312　　 　　　文献标识码: B　　　　　文章编号: 1004 373X ( 2004) 23 004 03 Automatic Generating VHDL Code from Simulink Model A FPGA Design Flow Based on DSP Builder ZHA N G Zhiliang , ZHA O G ang, Q I X ingg ang ( Co llege of Electronics Info rm ation, Sichuan Univ ersit y, Chengdu, 610065, China) Abstract : A new F PG A desig n flow using A lt era DSP Builder to g enerate V HDL code aut omatica lly from Sim ulink model is introduced in this paper, and a 7 steps F IR dig it al low pass filter is successful implemented w it h this flo w . Keywords: DSP Builder; Simulink; automat ic generating ; FP GA design flow 后重新进行仿真验证。这种开发流程在得到满足系统要求 1　引　言 的 FPGA 实现之前可能会有很多的迭代反复。只有当 在数据通信、语音处理和图像处理这样的数字信号处 V HDL 模型的仿真和系统级的仿真结果相符之后, V HDL 理 ( DSP) 应用中, 需要处理器具有强大的数据处理能力。 代码才可用来进行下一步的综合和实现。 随着现场可编程门阵列 (FPG A) 器件工艺技术的发展、集 成度的提高和价格成本的下降, 设计人员有了新的选择, 可采用 FPGA 快速经济地完成设计 不仅可以缩短产 品上市时间、降低开发风险, 还可满足便携式设计所需要 的成本、性能、尺寸等方面的要求。结果, 设计人员利用 更短的时间和更少的开发费用就可以灵活地完成一项 DSP 的设计。正因如此,