第2章数字电子线路.pptVIP

;;2.1 概述;正逻辑：用高电平表示逻辑1，用低电平表示逻辑0 负逻辑：用低电平表示逻辑1，用高电平表示逻辑0 在数字系统的逻辑设计中，若采用NPN晶体管和NMOS管，电源电压是正值，一般采用正逻辑。若采用的是PNP管和PMOS管，电源电压为负值，则采用负逻辑比较方便。 今后除非特别说明，一律采用正逻辑。;VI控制开关S的断、通情况。 S断开，VO为高电平；S接通，VO为低电平。 ;逻辑电平;;一、二极管伏安特性; 利用二极管的单向导电性，相当于一个受外加电压极性控制的开关。;2.2 半导体二极管和三极管的开关特性;2.2 半导体二极管和三极管的开关特性;2.2 半导体二极管和三极管的开关特性;2.2 半导体二极管和三极管的开关特性;2.3 最简单的与、或、非门电路;二、二极管或门;三、三极管非门;; ;TTL与非门典型电路;TTL或非门典型电路;二、74S系列门电路;三、TTL系列门电路;74LS系列常用芯片;与门;四、TTL非门电路的重要参数;  实际应用中，由于外界干扰、电源波动等原因，可能使输入电平UI偏离规定值。为了保证电路可靠工作，应对干扰的幅度有一定限制，称为噪声容限。 ;1输出;3.扇出系数;例：如图，试计算74LS系列非门电路G1最多可驱动多少个同类门电路。;五、集电极开路的门电路（OC门）; 普通的TTL门电路不能将输出端直接并联，进行线与。解决这个问题的方法就是把输出极改为集电极开路的三极管结构。;3.OC门的“线与”功能;①当n个前级门输出均为高电平，即所有OC门同时截止时，为保证输出的高电平不低于规定的UOH，min值，上拉电阻不能过大，其最大值计算公式：;②当n个前级门中有一个输出为低电平，即所有OC门中只有一个导通时，全部负载电流都流入导通的那个 OC门，为确保流入导通OC门的电流不至于超过最大允许的IOL，max值，RU值不可太小，其最小值计算公式：;5.OC门的应用;六、三态输出门电路（TS门）;高电平有效;2.三态门的应用;与门和与非门的多余输入端接逻辑 1 或者与有用输入端并接。;或门和或非门的多余输入端接逻辑 0 或者与有用输入端并接;（1）CMOS电路的工作速度比TTL电路的低。 （2）CMOS带负载的能力比TTL电路强。 （3）CMOS电路的电源电压允许范围较大，约在3～18V，抗干扰能力比TTL电路强。 （4）CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个μW，中规模集成电路的功耗也不会超过100μW。 （5）CMOS集成电路的集成度比TTL电路高。 （6）CMOS电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地或接高电平。;一、MOS管的开关特性;;CMOS非门电压传输特性;三、CMOS与非门（P并N串）;四、CMOS或非门（P串N并）;特点：需外接上拉电阻。 应用：与OC门类似， 输出端可以并接，实现“线与”功能； 实现电平转换。可以带大电流的负载。 ;六、CMOS传输门和双向模拟开关;七、CMOS三态输出门;① 时，TG截止，输出端呈现高阻态。 ② 时，TG导通， 。;;一、CMOS 门电路比 TTL 的主要特点 ;二、集成逻辑门电路的选用 ;集成门的选用要点; TTL 集成门的类型很多,那么如何识别它们?各类型之间有何异同?如何选用合适的门?;2. TTL 集成逻辑门的使用要点 ;四、 CMOS 数字集成电路应用要点 ;1. 注意不同系列 CMOS 电路允许的电源电压范围不同， 一般多用 + 5 V。电源电压越高，抗干扰能力也越强。 ;五、集成逻辑门电路应用举例 ;[例] 欲用下列电路实现非运算，试改错。 　　(ROFF ? 700 ?，RON ? 2.1 k?);解：;;[例] 下图中，已知 ROFF ? 800 ?，RON ? 3 k?，试对应 输入波形定性画出TTL与非门的输出波形。