数字式竞赛抢答器_VHDL教程.docVIP

PAGE  摘要:本设计采用EDA技术，通过FPGA芯片实现了数字式竞赛抢答器设计，本文采用VHDL硬件描述语言描述数字式竞赛抢答器设计，完成对电路的功能仿真。数字式竞赛抢答器具有鉴别和锁存第一信号能力，鉴别锁存电路得到信号后，用指示灯显示抢答组别，扬声器发出音响；同时支持对提前抢答和超时答题的组别鸣笛示警，并由组别显示电路显示出犯规组别，以及支持主持人加减计分复位的功能。 关键词：EDA技术、FPGA芯片、硬件描述语言、抢答器 Abstract: This design uses EDA technology, realized by FPGA chip digital design contest Responder, we use VHDL hardware description language to describe digital design contest Responder to complete the function of the circuit simulation. Digital Contest Responder has the ability to identify and latch the first signal, a signal obtained after differential latch circuit with LED display answer constituencies speaker audio; support for early answer overtime and answer constituency warning whistle, group show by show circuit foul constituencies and support for host subtraction scoring reset function. Keywords: Electronic Design Automatic technology, Flied Programmable, Gate Array, Hardware Description Language, Responder.  前 言 随着我市经济的快速增长，人民生活水平不断提高，机动车发展迅猛，满街奔跑的汽车让人民深刻感受现代化便捷生活的同时， FPGA(现场可编程门阵列)和CPLD（复杂可编程逻辑器件）都是可编程逻辑器件，他们是在PAL,GAL等逻辑器件的基础上发展起来的。同以往的PAL,GAL相比较FPGA/CPLD的规模比较大，它可以替代几十甚至几千块通用IC芯片。这样的FPGA/CPLD上就是一个子系统部件。这种芯片收到世界范围内电子工程设计人员的广泛关注和普遍欢迎。比较典型的就是Altera公司和Xilinx公司的CPLD器件系列和FPGA器件系列，他们开发较早，占用了较大的PLD市场。 FPGA/CPLD芯片都是特殊的ASIC芯片，除了具有ASIC的特点外，还具有以下几个优点： 随着VLSI(超大集成电路)工艺的不断提高单一芯片内部可以容纳上百万个晶体管，FPGA/CPLD芯片的规模也越来越大，其单片逻辑门数已达上百万门，它所实现的功能也越来越强，同时也可以实现系统集成，即片上系统SOC。 FPGA/CPLD芯片在出厂之前都做过???分之百的测试，不需要设计人员承担芯片风险和费用，设计人员只需在自己的实验室就可以通过相关的软硬件环境来完成芯片的最终功能设计。所以，FPGA/CPLD的资金投入就少，减少了潜在的风险。  目 录  TOC \o 1-3 \h \z \u  HYPERLINK \l _Toc453780582 1 EDA技术发展及介绍  PAGEREF _Toc453780582 \h 1  HYPERLINK \l _Toc453780583 1.1 EDA技术的介绍  PAGEREF _Toc453780583 \h 1  HYPERLINK \l _Toc453780584 1.2 EDA技术的发展  PAGEREF _Toc453780584 \h 1  HYPERLINK \l _Toc453780585 2 总体设计方案  PAGEREF _Toc453780585 \h 2  HYPERLINK \l _Toc453780586 2.1 设计内容  PAGEREF _Toc453780586 \h 2  HYPERLINK \l _Toc453780587 2.2 设计方案比较  PAGEREF _Toc453780587 \h 2  HYPERLI