第9章时序逻辑电路习题解答讲述.docVIP

第九章习题 9-1 对应于图9-1a逻辑图，若输入波形如图9-54所示，试分别画出原态为0和原态为1对应时刻得Q和波形。 图9-54 题9-1图 9-2 逻辑图如图9-55所示，试分析它们的逻辑功能，分别画出逻辑符号，列出逻辑真值表，说明它们是什么类型的触发器。 （9-1） a） b) 图9-55 题9-2图 ＝1、＝0 若触发器原状态为0，由式(9-1)可得＝0、＝1；若触发器原状态为l，由式(9-1)同样可得＝0、＝1。即不论触发器原状态如何，只要＝1、＝0，触发器将置成0态。 =0、＝l 用同样分析可得知，无论触发器原状态是什么，新状态总为：＝1、＝0，即触 发器被置成1态。 =＝0 按类似分析可知，触发器将保持原状态不变。 ＝＝1 两个“与非”门的输出端和全为0，这破坏了触发器的逻辑关系，在两个输入 信号同时消失后，由于“或非”门延迟时间不可能完全相等，故不能确定触发器处于何种状态。因此这种情况是不允许出现的。 逻辑真值表如表9-1所示，这是一类用或非门实现的基本RS触发器，逻辑符号如题9-2（a）的逻辑符号所示。 对于（b）：此图与（a）图相比，只是多加了一个时钟脉冲信号，所以该逻辑电路在CP＝1时的功能与（a）相同，真值表与表9-1相同；而在CP＝0时相当于（a）中（3）的情况，触发器保持原状态不变。逻辑符号见题9-2（b）逻辑符号。这是一类同步RS触发器。 Q 1 0 0 0 1 1 0 0 不变 1 1 不定 9-3 同步RS触发器的原状态为1，R、S和CP端的输入波形如图9-56所示，试画出对应的Q和波形。 图9-56 题9-3图 9-4 设触发器的原始状态为0，在图9-57所示的CP、J、K输入信号激励下，试分别画出TTL主从型JK触发器和CMOS JK触发器输出Q的波形。 图9-57 题9-4图 9-5 设D触发器原状态为0态，试画出在图9-58所示的CP、D输入波形激励下的输出波形。 图9-58 题9-5图 9-6 已知时钟脉冲CP的波形如图9-7所示，试分别画出图9-59中各触发器输出端Q的波形。设它们的初始状态均为0。指出哪个具有计数功能。 a) b) c) d) e) f) 图9-59 题9-6图 ，，触发器在第一个CP脉冲下降沿翻转，，。此后则有，，触发器保持高电平。 （b），，触发器保持0状态 （c），触发器每来一个CP脉冲，翻转一次。 （d），，第一个CP脉冲使触发器翻转，，，此时有，，第二个CP脉冲使触发器回到初始状态。第三、四个脉冲又重复上述过程。 （e），触发器在第一个CP脉冲上升沿翻转，，，此时，触发器在第二个脉冲回到初始状态，此后又将重复上述过程。 （f）D＝0，触发器始终保持0状态。 各触发器输出端Q的波形如题9-6解图所示。由图可见，（c）、（d）、（e）三个触发器具有计数功能。 9-7 分别说明图9-60所示的D→JK、D→T′触发器的转换逻辑是否正确。 a) b) 图9-60 题9-7图 ，下面只需判断图中触发器输入端D的逻辑表达式是否满足其所要转换的触发器的状态方程。 在图9-60（a）中， 不满足JK触发器的状态方程，所以这种转换逻辑不正确。 在图9-60（b）中， 满足触发器的状态方程为，所以这种转换逻辑是正确的。 9-8分别说明图9-61所示的JK→D、JK→RS触发器的转换逻辑是否正确。 a) b) 图9-61 题9-8图 ，下面只需判断图中触发器输入端J、K的逻辑表达式是否满足其所要转换的触发器的状态方程。 （a）在图9-61（a）中， ， 满足D触发器的状态方程，所以这种转换逻辑是正确的。 （b）在图9-61（b）中，