原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
港服中心企业网规划与设计
口经验交流口 仪器仪表用户
期 内电平组合状态有4组。正方向计数时A相超前B相90。，如 缓冲器，通过选通信号来依次传输计数值的高位和低位。接 口
图3a所示，A、B两相信号的电平状态变化为 x【】一 1O一 11— 模块包括地址译码电路和三个8位单 向总线缓冲器，如图2
01，既S1一s2一s3一 s4，此状态下方向控制信号D为1；反方 所示。
0
向计数时A相落后 B相9O。，如图：f3叫b=所=。讯示，此．状～幽晡态下方向控制 2．4 主模块设计
； ， -+1l ● Ⅱ
信号D为O。A、B两电平的相对状态每发生一次变化，计数脉冲 应用VHDL语言的结构化设计方式，将细分辨向模块、计
：
引脚 P就有相应脉冲输出，一个周期内，引脚 P输出4个脉冲， 数模块和接 口模块作为底层设计模块，由主模块调用。主模块
该脉冲输入计数模块进行计数。 厂-。j- 设计中应用COMPONENT语句调用底层模块，应用PORTMAP
一 一 如
S3 S2 Sl S4 S3 S2 语句映射底层模块的引脚，按照图2所示光栅位移传感器信号
I I l l I l I
I I l l I I I 处理电路的原理图进行连接，即完成整个芯片的VHDL语言设
n !n 计。最后在 MAX—PLUS1I开发环境下，选择器件 EPM7128-84，
卜_—_1 I r—寸—_1 I 进行引脚分配、锁定、下载。
B Il1010I1I110I
I L——L__J I L——L
I I I l I I I
3 结论
(b)A信号相位落后 B信号9O
图3 信号相差不 同时状态变化的顺序 研制的光栅信号处理芯片与传统设计方案相 比结构简
细分与辨向模块在 MAXPLUSⅡ下的仿真波形如图4所 单、性能可靠 、精度高、体积小、程序易修改，在一片CPLD芯片
上集成了细分与辨向、计数 、锁存和接 口功能。电路直接输出
示。ab0、abl为两路光栅原始信号输入，clk为时钟信号，P为细
数字量，可方便的与计算机或单片机接口，具备较强的通用性
分脉冲输出，d为方向输出。
和实用性。笔者开发的基于计算机并口的光栅信号采集系统
’
? 采用了这种方式，它可以将光栅的测量数据通过并 口上传到
o
．
文档评论（0）