《数字电子技术基础》5集成触发器.ppt

5 集成触发器 5.1 概 述 5.2 基本RS触发器 5.3 同步触发器 5.4 无空翻触发器 5.5 集成触发器的应用 上页 下页 后退 模拟电子 2. 4位三态并行输入并行输出寄存器74LS173 (1) 74LS173的符号图 74LS173的内部是4个上升沿触发的D触发器 CR是异步清零端 和 是输出使能端 和 是输入控制端 74LS173 14 13 12 11 15 7 9 10 1 2 2D 1D 3D 4D STA CR CP 2Q 1Q 3Q 3 4 5 6 4Q STB ENA ENB (2) 74LS173的功能表 清0 保持不变 保持不变 高阻 置数 允许输出 × × × 0 0 × × 0 ↑ 1 × 0 ↑ × 1 0 ↑ 0 × 0 × × 0 工作状态 输出为高阻状态(Z)，但对输入端送数功能无影响。 a.当 时 寄存器输出内部保存的数据，即 Q0=D0、Q1=D1、Q2=D2、Q3=D3 b. 当 时 c. 当 时，时钟脉冲CP上升沿到来，允许数据D0~D3置入寄存器中。 d. 当 时，无论CP如何变化，寄存器状态保持不变。 清0 保持不变 保持不变 高阻 置数 允许输出 × × × 0 0 × × 0 ↑ 1 × 0 ↑ × 1 0 ↑ 0 × 0 × × 0 工作状态 在数字系统和计算机中，不同部件的输入和输出一般是通过公共数据总线传送数据。这些部件通常具有三态输出或者通过三态缓冲器接到总线。 (3) 74LS173的应用——通过公共数据总线传送数据 寄存器通过公共数据总线传送数据的连接图 图中，DB3~DB0是4位数据总线，寄存器的输入端D3~D0、输出端Q3~Q0分别与相应的数据总线相连。 在任一时刻，只能有1个寄存器输出端使能，其余2个寄存器的输出必须处于高阻态。否则总线上电位将不确定，可能损坏寄存器。 5.5.2 移位寄存器 移位寄存器(shift register)除了有寄存数码的功能外，还具有将数码移位的功能。 (1) 寄存器按主要的逻辑功能分 并行寄存器、串行寄存器及串并行寄存器。 并行寄存器没有移位功能，通常称为寄存器。 串行及串并行寄存器具有移位功能，通常称为移位寄存器。 1. 寄存器的分类 (2) 移位寄存器按其逻辑功能分 单向移位、双向移位、循环移位及扭环移位等。 2. 移位寄存器的应用 串行输入串行输出寄存器 串行输入并行输出寄存器 并行输入串行输出寄存器 并行输入并行输出寄存器 (3) 按移位方式可分为 a. 可执行简单的乘除法。 b. 在数字通信系统，广泛应用于并行数据和串行数据之间的转换。 CP 1D 1R C1 D0 1D 1R C1 1D 1R C1 1D 1R C1 Q0 Q1 Q2 Q3 并 行 输 出 串行 输入 移位 脉冲 串行 输出 3. 由D触发器组成的4位单向移位寄存器 4个D触发器构成的串行输入、并行/串行输出移位寄存器的逻辑结构图。 输入数据从D0端送入，在时钟脉冲上升沿作用下，数据相继向高位移入，由Q0→Q1→Q2→Q3。 CP 1D 1R C1 D0 1D 1R C1 1D 1R C1 1D 1R C1 Q0 Q1 Q2 Q3 并 行 输 出 串行 输入 移位 脉冲 串行 输出 Q3~Q0是并行数据输出端，该电路亦可从任一Q端输出串行数据。 5.5.3 二分频电路 如果将Q端接入下一个D触发器的时钟脉冲端，依次相连，可构成n位二进制计数器。 1D C1 CP D触发器接成二分频电路