微处理器系统结构与嵌入式系统设计（肖寅东）第四章.pptVIP

* 串行数据的通信方式 单工 半双工 全双工 * 串行通信传输速率 比特率(bps)：系统单位时间内传送有效二进制数据的位数 波特率：通信线路上基本电信号状态的变化频率 基波传送方式：比特率＝波特率 载波传送方式：比特率＝波特率×n 110、300、600、1200、2400、4800、9600、15200… * 串行通信的差错控制 差错控制方式 检错重发ARQ(Automatic Repeat Request)：接收端检错并要求重发，要反馈，通信效率低，差错控制简单 前向纠错FEC(Forward Error Correction)：接收端纠正错误，差错控制电路复杂 混合纠错HEC(Hybrid Error Correction) ：综合前2者，误码率低 检错：如何发现传输中的错误，奇偶校验 纠错：发现错误后,如何消除和纠正错误，CRC * 传输方式 同步串行：收发双方需要使用（传送）同一时钟信号 异步串行：双方时钟不要求严格同步 同步串行 同步方式：传输信息的字节与字节之间、位与位之间均与时钟严格同步 通常以数据块为基本单位进行传送 * 串行同步 同步字符或同步标志或采用硬件同步信号确定传送的起始位置，然后传送准备好的信息数据，最后发送CRC校验字符 同步串行数据传输格式 * 串行通信－IIC 串行数据线SDA、串行时钟线SCL SDA SCL 微控制器A LCD ADC RAM 微控制器B * 异步串行通信 以帧为基本单位 帧间异步，无需使用（传送）同一时钟源，收发双方的时钟在误差范围内 帧内各位按固定时序和顺序传送 * 异步串行通信接收判决 收发双方的本地时钟＝波特率因子n×波特率 T n＝16时 起始位 数据位b0 接收方检测到低电平 连续检测到8次低电平后确认收到起始位 收到起始位后每隔16个时钟脉冲T对数据线采样1次，以确保可以在稳定状态接收到该bit数据 8T 16T 16T …… …… 接收到的信号 本地时钟 * 异步通信数据帧结构 1位起始位，再从最低位（b0）开始传送7位信息位，然后是1位奇偶校验位，最后是1位（或1.5位、2位）停止位 起 始 位 D0 D1 D2 D3 D4 D5 D6 校 验 位 停 止 位 1 0 1 0 1 0 0 1 1 0 偶校验、一位停止位 时传送数据65H时的波形 * 常见总线列表 * 作业 2，4，5，9，10，12，15. * 总线分类 按所处位置 (数据传送范围) 片内总线 芯片总线（片间总线、元件级总线） 系统内总线（插板级总线） 系统外总线（通信总线） 地址总线 控制总线 按总线功能 数据总线 并行总线 串行总线 按数据格式 按时序关系 (握手方式) 同步 异步 半同步 同步 异步 * 同步并行总线时序 特点 系统使用同一时钟信号控制各模块完成数据传输 一般一次读写操作可在一个时钟周期内完成，时钟前、后沿分别指明总线操作周期的开始和结束 地址、数据及读/写等控制信号可在时钟沿处改变 优点：电路设计简单，总线带宽大，数据传输速率快 缺点：时钟以最慢速设备为准，高速设备性能将受到影响 同步时钟 地址信号 数据信号 控制信号 延时 * 异步并行总线时序 特点：系统中可以没有统一的时钟源，模块之间依靠各种联络（握手）信号进行通信，以确定下一步的动作 优点：全互锁方式可靠性高，适应性强 缺点：控制复杂，交互的联络过程会影响系统工作速度 地址信号 数据信号 主设备 联络信号 从设备 联络信号 ① ③ ② ① 准备好接收 （M发送地址信号） ③已收到数据 （M撤销地址信号） ④ ④完成一次传送 （S撤销数据信号） ②已送出数据 （S发送数据信号） * 半同步并行总线时序 特点：同时使用主模块的时钟信号和从模块的联络信号 优点：兼有同步总线的速度和异步总线的可靠性与适应性 Ready信号可作为慢速设备的异步联络信号 CLK信号作为快速设备的同步时钟信号 * 4.2 总线标准 总线标准又称总线协议包括： 物理特性 功能特性 电气特性 时间特性 * 微机系统中的内总线（插板级总线） * 4.2.1 片内总线 片内总线特点 简单高效 结构简单：占用较少的逻辑单元 时序简单：提供较高的速度 接口简单：降低IP核连接的复杂性 灵活，具有可复用性 地址/数据宽度可变、互联结构可变、仲裁机制可变 功耗低 信号尽量不变、单向信号线功耗低、时序简单 片内总线标准 ARM的AMBA 、IBM的CoreConnect Silicore的Wishbone、Altera的Avalon * ARM的AMBA: Advanced Microcontroller Bus Architecture 先进高性能总线AHB （Advanced High-performance Bus） 适用于高性能和高吞