EDA1页纸打印版.docVIP

1．传统电路设计思想是bottom-up，现代EDA设计思想是top-down。2．从可编程特性上可将PLD分为一次编程和可重复编程两类。3．用MAX+PLUSII进行VHDL文本编译时，其项目名应与文件名和实体名相同。4．FPGA在结构上的三个主要组成部分：可编程IO单元、可编程逻辑块、可编程内部连线。5．FPGA和CPLD的中文全称分别是现场可编程逻辑门阵列和复杂可编程逻辑器件 6．一个完整的VHDL程序，至少应包括三个基本组成部分：库说明、实体头和结构体。7．VHDL的端口模式有in、out、inout、buffer。8．VHDL的数据对象有常数、信号、变量。9．VHDL中元件例化语句的端口映射方式有直接映射和位置映射两种。10．进程语句的启动条件是敏感信号的变化或满足条件的wait语句。 11．一个完整结构的结构体由哪两个基本层次组出结构体说明和结构体功能描述。12．将电路的高级语言描述转换为低级，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件的过程称为综合。13．VHDL的描述风格有行为描述、数据流描述和结构描述14．语句是顺序语句if、case、wait,component不是。15.信号和变量的不同特性赋值方式不同、定义位置不同、赋值行为不同。 16.用VHDL语言进行设计过程中一般要进行仿真以判断设计是否正确，在综合前进行的仿真称为功能仿真，综合后进行的仿真称为时序仿真。17.CPLD和FPGA内部结构差别很大，一般CPLD是一种以乘积项方式构成逻辑行为的器件，而一般FPGA则是以查找表方式构成逻辑行为的器件。18.Altera公司的FLEX 10K系列器件的内部结构主要包括：逻辑阵列块(LAB)、嵌入式阵列块（ＥＡＢ）、I/O单元和快速通道互连。19.VHDL语言中端口buffer和inout的主要区别是buffer不能接收外部的输入信号，inout可实现双向数据传送。20.数字频率计功能是测量被测信号的频率，测量频率的基本原理是：1秒时间内代测信号的脉冲个数。 21.在VHDL语法规则中变量只能在进程和子程序中使用。22.EDA软件中的综合器的基本功能是：将描述针对给定的硬件结构进行编译、优化、转换和综合最终获得门级电路或更底层的电路描述文件。23.一般常用的VHDL描述风格有三种，它们分别是：行为描述、寄存器级描述(或数据流描述)和结构描述。24.元件例化语句中的端口映射方式有位置关联、名字关联。25.CPLD的全称是Complex Programmable Logic Devices(或复杂可编程逻辑器件)、FPGA的全称是Field Programmable Gate Array（或现场可编程门阵列）。 26.Altera公司的FLEX 10K系列器件采用的编程元件是基于SRAM的编程元件。27.进程语句与进程语句之间是并行执行的，进程语句内部是顺序执行的；进程语句是不可以嵌套使用的；块语句与块语句之间是并行执行的，块语句内部也是并行执行的；块语句是可以嵌套使用的。28.在使用MAX+PLUSII开发环境对电路进行系统设计时，若将程序下载到器件EP10K10LC84-4，则需要下载的文件后缀名为*.sof。29.根据VHDL语法规则，下面哪个标识符是非法的标识符：constant。 1.简述FPGA和CPLD的主要区别。答：差异：（1）CPLD：复杂可编程逻辑器件，FPGA：现场可变成门阵列；（2）CPLD：基于乘积项技术的确定型结构，FPGA：基于查找表技术的统计型结构;（3）CPLD：5500 ~ 50000门，FPGA：1K ~ 10M 门。实际应用中各自的特点：CPLD适用于逻辑密集型中小规模电路，编程数据不丢失，延迟固定，时序稳定； FPGA适用于数据密集型大规模电路，需用专用的 ROM 进行数据配置，布线灵活，但时序特性不稳定 2.简述VHDL实体定义的端口模式有哪些？各自的特点是什么？答：端口模式中各自的含义与特点为：IN：输入，只读；OUT：输出，只写；BUFFER：带反馈的输出，可读可写；INOUT：双向，可读可写。 3.FLEX 10K系列器件的主要组成部分是什么？其EAB的特点？答：FLEX 10K系列器件的主要组成部分有：嵌入式阵列块EAB，逻辑阵列块LAB，快速互连通道和I/O单元。EAB的特点：（1）嵌入式阵列块；（2）2KB的RAM（3）大小灵活可变，最大数据线宽8位，最大地址线11位 4.EDA软件中综合器的基本功能是什么？用MAX+PLUS Ⅱ软件进行仿真时，软件默认的仿真结束时间是1微秒，如果要修改至10微秒，该怎样操作？答：EDA软件中综合器的基本功能是：将软件描述与给定的硬件结构用某种网表文件的方式对应起来，成为相应互的映射关系，最终获得门