第9章 可编程并行接口芯片8255.pptVIP

第9章 可编程并行接口芯片及其应用 9.1 可编程并行接口芯片8255A原理 9.2 8255A的应用举例 9.1 可编程并行接口芯片8255A 8255A的内部结构框图 8255A的引脚及其功能 8255A的控制字 8255A的工作方式 8255A的C口状态字 8255A的应用举例 8255A的内部结构框 8255A的引脚及其功能 8255A引脚及其功能说明（续） 数据总线缓冲器 8位双向三态缓冲器 读写控制逻辑 RESET 复位信号，高电平有效 控制寄存器清零，A、B、C三端口均置为输入方式 CS 片选信号，低电平有效 由相关的地址信号和IO/M（M/IO）等组合而成 RD 读信号，低电平有效 读输入端口的数据或状态字 WR 写信号，低电平有效 写输出端口的数据或状态字 8255A引脚及其功能说明（续） 读写控制逻辑 A1A0 端口选择信号，选择内部各端口及控制字寄存器 包括三个内部端口PA、PB、PC和一个控制字寄存 8255A引脚及其功能说明 并行端口A、B、C 端口A： PA7~0 8位数据输出锁存器/缓冲器 8位数据输入锁存器 端口B： PB7~0 8位数据输出锁存器/缓冲器 8位数据输入缓冲器（无锁存器） 端口C： PC7~0 8位数据输出锁存器/缓冲器 8位数据输入缓冲器（无锁存器） 8255A引脚及其功能说明（续） A组和B组的控制逻辑 根据所设置的方式选择控制字，决定A组、B组的工作方式，或置位复位控制字决定端口C的每一位的操作 A组： 端口A + 端口C的高4位 B组： 端口B + 端口C的低4位 8255A的方式选择控制字D7 = 1 工作方式0： 基本输入输出方式 工作方式1： 选通输入输出方式 工作方式2： 双向选通双向总线I/O方式 8255A的置位/复位控制字D7 =0 8255A的工作方式和C口状态字 方式0（基本输入输出方式） 方式1（选通输入输出方式） PA口与PB口均为选通输入方式 PA口与PB口均为选通输出方式 PA口为选通输入PB口为选通输出方式 PA口为选通输出PB口为选通输入方式 方式2（带选通的双向总线方式） PA口工作于方式2，PB口工作于方式0输入 PA口工作于方式2，PB口工作于方式0输出 PA口工作于方式2，PB口工作于方式1输入 PA口工作于方式2，PB口工作于方式1输出 方式0：基本输入输出方式 方式1：选通输入输出方式 1。PA口与PB口均为选通输入方式 选通输入方式图示 选通输入方式图示说明 选通输入方式图示说明（续） 选通输入方式的工作过程 外设把数据送到PA/PB端口 并使选通信号STB为低 把端口上的数据锁存进8255A相应端口的缓冲器内 相应端口的IBF变为高 向外设确认数据已被接收 同时禁止外设继续送数据 STB升高撤销（此时IBF已为高） 若允许该端口中断，即INTEA（或INTEB）= 1，则相应的INTRA（或INTRB）为高 向CPU提出中断请求 CPU响应中断并进入中断服务程序 CPU读8255A的相应端口（用IN指令），此时RD信号为低，使相应的INTR复位； 数据被读走后RD信号的上升沿使IBF为低 允许外设送下一个数据 选通输入方式的时序 选通输入方式的初始化举例 方式1：选通输入输出方式 2。PA口与PB口均为选通输出方式 选通输出方式图示 选通输出方式图示说明 选通输出方式图示说明（续） 选通输出方式的工作过程 8255A的缓冲器空 若允许中断则可向CPU请求中断 CPU响应中断后进入中断服务子程序 向8255A相应端口写入数据（用OUT指令） WR为低将复位中断请求信号INTR 相应端口的OBF为低 使数据锁存进外设的接收缓冲器 当数据被锁存进外设的接收缓冲器后用ACK信号作为确认 并使OBF为高 即输出缓冲器为空 选通输出方式的时序 选通输出方式的初始化举例 方式1：选通输入输出方式 3。PA口为选通输入PB口为选通输出方式 PA口选通输入PB口选通输出方式图 方式1：选通输入输出方式 4。PA口为选通输出PB口为选通输入方式 PA口选通输出PB口选通输入方式图 方式2：带选通双向总线方式 仅PA端口可定义为方式2 PA口方式2的端口状态 PA口方式2的端口状态说明 方式2的端口状态说明（续） 方式2：带选通的双向总线方式 1。PA口工作于方式2，PB口工作于方式0输入 方式2：带选通的双向总线方式 2。PA口工作于方式2，PB口工作于方式0输出 方式2：带选通的双向总线方式 3。PA口工作于方式2，PB口工作于方式1输入 方式2：带选通的双向总线方式 4。PA口工作于方式2，P